对比文件名称：2014-07-23_发明公开_CN103946971A 用于形成自对准触点和局部互连的方法
目标专利名称：缩放布局设计中将虚栅极接地CN105981157B
本次调用模型名称：深度求索 DeepSeek
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| A：半导体器件有源区中的虚栅极《隐含公开》 | [0055] “…栅极104可在衬底101的阱区108(晶体管100的有源区)上方和/或沟槽隔离部110(晶体管的隔离区)上方形成。” [0080] “可将栅极104’与晶体管100中的其它栅极隔离(例如，栅极104’位于所述晶体管的隔离区中并且其它栅极位于有源区中)。” | 目标专利的虚栅极指代用于控制器件（如ESD或高速器件）且需接地的额外栅极（参见说明书[0046]）。对比文件描述了位于“隔离区”（沟槽隔离部110）上方的栅极（如栅极104’），其与有源区中的栅极（如栅极104）隔离。本领域技术人员可以理解，位于隔离区上方的栅极通常是非功能性或不作为有源器件使用的，其作用和目标专利的“虚栅极”类似，即为一种需要被连接或处理的额外栅极结构。因此，对比文件隐含公开了“半导体器件有源区中的虚栅极”。 |
| B：毗邻于所述虚栅极的第一有源触点《直接公开》 | [0056] “在某些实施方案中，源极/漏极112在衬底101的阱区108中形成。” [0010] 图1描绘“…源极/漏极60可位于衬底54的阱区62中。” | 目标专利的“有源触点”指电耦合至有源区（如源极/漏极）的触点，例如MD1触点（参见说明书[0050]）。对比文件明确公开了位于有源区（阱区108/62）中的源极/漏极112/60，而源极/漏极必然具有与之电连接的触点（如后续形成的沟槽触点）。由于虚栅极（如位于隔离区的栅极104’）与有源区相邻（如图15-17，隔离栅极104’毗邻有源区），因此毗邻于虚栅极（隔离栅极）的第一有源触点（连接至源极/漏极的触点）已被直接公开。 |
| C：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口《直接公开》 | [0069] “在绝缘层126的形成后，可形成穿过绝缘层126和绝缘层114到达源极/漏极112的沟槽128，如图9所示。” [0087] “…形成穿过绝缘层126和绝缘层114到达源极/漏极112的沟槽128，如图19所示。” [0090] “…形成栅极开放沟槽142，如图20所示。” | 对比文件中的“绝缘层126”、“绝缘层134”、“绝缘层136”等均由绝缘材料（如氧化硅、氮化硅）构成，相当于目标专利的“电介质层”。对比文件明确描述了通过蚀刻在这些绝缘层中形成“沟槽128”（到达源极/漏极）和“栅极开放沟槽142”（到达隔离栅极104’），这些沟槽即为电介质层上的“开口”。这些开口分别暴露了源极/漏极（对应第一有源触点）和栅极（对应虚栅极）。因此，该技术特征被直接公开。 |
| D：沉积于所述开口的侧壁上的第一隔离层《隐含公开》 | [0065] “在绝缘层122的沉积之后，移除(回蚀刻)所述绝缘层的部分以形成芯轴间隔物124，如图7所示。芯轴间隔物124可围绕芯轴120形成并且邻接所述芯轴的侧边(边缘)。” [0069] “由于芯轴间隔物124的存在和所述芯轴间隔物的倾斜轮廓，沟槽128具有从较宽顶部向较窄底部倾斜的轮廓。” | 目标专利的“第一隔离层”沉积于开口侧壁，用于将后续填入的堆叠式触点与虚栅极电隔离（参见说明书[0008], [0017]）。对比文件在形成沟槽128之前，已经存在由绝缘材料（如氮化硅）构成的“芯轴间隔物124”，其围绕芯轴120并延伸超出栅极边缘（[0067]）。在形成沟槽128时，芯轴间隔物124的一部分暴露在沟槽的侧壁上（[0069]），其作用正是为了防止沟槽内的导电材料与相邻的栅极（包括可能作为虚栅极的隔离栅极）短路，即提供电隔离。虽然该间隔物并非在形成开口“后”专门沉积，但其作为预存在结构在开口形成后位于侧壁，并起到相同的隔离作用。根据宽松的隐含公开判断标准，本领域技术人员可以合理推断出在开口侧壁上存在隔离层的技术方案。因此，该技术特征被隐含公开。 |
| E：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点《直接公开》 | [0072] “在用导电材料130填充沟槽128之后，可将晶体管100平坦化，如图11所示。…沟槽128中的导电材料130形成连至源极/漏极112的沟槽触点132。” [0092] “在用导电材料130填充沟槽128和栅极开放沟槽142之后，可将晶体管200平坦化，如图23所示。…沟槽128中的导电材料130形成连至源极/漏极112的沟槽触点132…” | 对比文件中，用导电材料130填充沟槽（开口）128后形成的“沟槽触点132”，即是通过开口形成、并电耦合至源极/漏极112（第一有源触点）的导电结构。这对应于目标专利中“形成于所述开口中的第一堆叠式触点”。虽然名称不同，但结构（填充导电材料的沟槽）和功能（电连接至有源区）均相同。因此，该技术特征被直接公开。 |
| F：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离《隐含公开》 | [0075] “在平坦化工艺之后，绝缘层134在晶体管100的所述平坦表面上方形成(沉积)，如图12所示。在某些实施方案中，绝缘层134包括氮化硅…绝缘层134可以是封装下伏层的薄绝缘层。” [0093] “在所述平坦化工艺之后，绝缘层134…在晶体管200的所述平坦表面上方形成(沉积)，如图24所示。” | 目标专利的“盖层”沉积于第一堆叠式触点的上表面，起到保护或后续工艺基础的作用（参见图16-17中的内衬1600）。对比文件在形成沟槽触点132并进行平坦化后，沉积了“绝缘层134”覆盖在平坦化后的整个表面上，这自然覆盖了沟槽触点132的上表面。绝缘层134作为一层额外的介电层，其作用包括隔离和保护下伏结构，可以对应于“盖层”。同时，如特征D所述，芯轴间隔物124作为侧壁上的隔离层，将沟槽触点132与相邻栅极（虚栅极）电隔离。因此，结合对比文件公开的“绝缘层134”和“芯轴间隔物124”，本领域技术人员可以合理推断出具有盖层和侧壁隔离层的堆叠式触点结构。该技术特征被隐含公开。 |
| G：穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地《未公开》 | [0097] “沟槽206用于连至沟槽触点132和源极/漏极112的局部互连。沟槽208可用于形成连至栅极104’(图27中右侧的栅极)的局部互连路线。” [0100] “沟槽206中的导电材料210形成连至沟槽触点132的局部互连212A，并且沟槽208中的导电材料210形成连至栅极开放沟槽触点204的局部互连212B。” | 这是目标专利的核心发明点：一个单一的通孔（第一通孔）同时落在虚栅极和第一堆叠式触点上，从而将两者电连接，实现虚栅极接地。对比文件公开了两个独立的连接：局部互连212A（可视为通孔）连接至沟槽触点132（第一堆叠式触点），局部互连212B（可视为通孔）连接至栅极开放沟槽触点204（连接到虚栅极）。但对比文件没有公开任何一个通孔同时落在两者上以实现直接的电耦合。局部互连212A和212B是分开的结构，并未通过同一个通孔连接在一起。因此，对比文件没有公开该技术特征。 |
| H：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐《未公开》 | [0092] “栅极开放沟槽142中的导电材料130形成连至栅极104’的栅极开放沟槽触点204。” [0065]-[0067] 关于芯轴间隔物124的形成。 | 目标专利的“栅极触点”是位于虚栅极和第一通孔之间的独立触点结构，具有侧壁隔离层，并与有源触点和堆叠式触点自对齐。对比文件中，“栅极开放沟槽触点204”是通过填充栅极开放沟槽142形成的，它直接连接到隔离栅极104’（虚栅极），但其上方连接的是局部互连212B，而非目标专利中那个同时连接堆叠式触点的“第一通孔”。虽然栅极开放沟槽触点204的侧壁可能由残留的芯轴/芯轴间隔物材料包围，但对比文件没有描述该触点与“第一有源触点”或“第一堆叠式触点”有任何“自对齐”的关系。其形成是基于独立的蚀刻和填充步骤。因此，该技术特征未被公开。 |
| I：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点《未公开》 | [0056] “在某些实施方案中，源极/漏极112在衬底101的阱区108中形成。” | 对比文件公开了多个源极/漏极（有源触点）。然而，目标专利权利要求中明确限定了“第二有源触点”是毗邻于所述虚栅极的，且与后续的“相邻的堆叠式触点”和“第一通孔”的自对齐隔离相关联（特征J）。对比文件虽然可能在布局中存在多个有源触点，但并未明确揭示一个特定地毗邻于作为虚栅极的隔离栅极（如104’）、并用于实现如特征J所述的自对齐隔离功能的“第二有源触点”。该特征是目标专利特定接地方案的一部分，未被对比文件公开。 |
| J：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离《未公开》 | 无相应内容。 | 如特征I所述，对比文件未公开与该功能相关的特定“第二有源触点”。因此，电耦合至该触点的“相邻的堆叠式触点”以及与“第一通孔”的自对齐隔离关系自然也未被公开。该特征是目标专利为了实现紧凑布局下可靠接地而设计的特定隔离方案的一部分。 |
| K：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离《未公开》 | 无相应内容。 | 该技术特征描述了第一通孔、栅极触点、第一隔离层三者之间精细的自对齐和交叠关系，以实现局部电隔离。对比文件完全没有涉及如此具体且相互关联的自对齐和交叠安排。局部互连（通孔）与触点的对齐主要依靠光刻图案化，而非目标专利所述的自对齐技术。因此，该技术特征未被公开。 |
| L：其特征在于，进一步包括：有源栅极《直接公开》 | [0055] “栅极结构102包括由栅极间隔物106包围的栅极104。栅极104可在衬底101的阱区108(晶体管100的有源区)上方…形成。” | 对比文件明确公开了位于有源区（阱区108）上方的栅极104，即功能性的有源栅极。该技术特征被直接公开。 |
| M：毗邻于所述有源栅极的第二有源触点《直接公开》 | [0056] “源极/漏极112在衬底101的阱区108中形成。” | 源极/漏极112位于有源区，毗邻有源栅极104。连接至源极/漏极112的触点即为有源触点。因此，毗邻于有源栅极的第二有源触点被直接公开。需要说明，此处的“第二”仅用于区分，并非与特征I中的“第二有源触点”是同一实体。 |
| N：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层《隐含公开》 | [0072] “沟槽128中的导电材料130形成连至源极/漏极112的沟槽触点132。” [0073] “因为芯轴间隔物124…延伸超出栅极104(和栅极间隔物106)的边缘，所以在沟槽触点132与栅极104之间几乎没有或没有存在短接的可能性…” | 对比文件中，连接到源极/漏极112的沟槽触点132（第二堆叠式触点），其侧壁由芯轴间隔物124（第二隔离层）包围，该间隔物将沟槽触点132与相邻的有源栅极104电隔离（防止短接）。这完全对应于目标专利特征N的描述。因此，该技术特征被隐含公开（芯轴间隔物作为隔离层的功能是隐含的，但结构明确）。 |
| O：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔《未公开》 | [0097] “沟槽206用于连至沟槽触点132和源极/漏极112的局部互连。” [0100] “沟槽206中的导电材料210形成连至沟槽触点132的局部互连212A…” | 对比文件中，局部互连212A（可视为通孔）电耦合至沟槽触点132（第二堆叠式触点）。但是，目标专利要求该通孔“电耦合至所述有源栅极”。局部互连212A并未连接到有源栅极104，它只连接到沟槽触点132。对比文件中，有源栅极104可能通过其他未示出的路径连接，但并未公开一个与第二堆叠式触点“自对齐”并直接电耦合至该有源栅极的“第二通孔”。因此，该技术特征未被公开。 |
| P：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中《隐含公开》 | [0103] “如以上对图2至图29所述的工艺实施方案可用于形成利用如图2所示的替换栅极流程的任何半导体器件。例如，上述实施方案可用于形成用于以下的半导体器件：微处理器、存储设备(例如SRAM设备)、移动技术设备或在制造期间利用替换栅极流程的任何其它设备技术。” | 目标专利列举了多种电子设备。对比文件明确指出其工艺可用于制造“移动技术设备”等。虽然列举不完全相同，但“移动技术设备”涵盖了“移动电话、手持式PCS单元”等，“微处理器”、“存储设备”是“计算机”、“导航设备”等电子产品的核心组成部分。根据宽松的隐含公开判断标准，本领域技术人员可以从对比文件公开的“移动技术设备”等用途，合理推断出其半导体器件可被集成到目标专利所列的各类终端设备中。因此，该技术特征被隐含公开。 |
<<<B>>><<<C>>><<<E>>>
<<<a>>><<<d>>><<<f>>><<<p>>>