对比文件名称：2014-09-24_发明公开_EP2780937A1 METHOD OF FORMING SELF -ALIGNED CONTACTS AND LOCAL INTERCONNECTS
目标专利名称：171缩放布局设计中将虚栅极接地CN105981157B
本次调用模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述与公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括：半导体器件有源区中的虚栅极《隐含公开》** | [0050] “...gate structure 102 includes gates 104 ... above well region 108 of substrate 101 (the active region of transistor 100) and/or above trench isolations 110 (the isolation region of the transistor).”<br>[0011] “...with first gates having sources and drains and at least one second gate being isolated from the first gates.”<br>[0015] “...First gates have sources and drains and at least one second gate is isolated from the first gates.” | 对比文件明确描述了包含源/漏的第一栅极（有源栅极），以及至少一个与第一栅极隔离的第二栅极（见[0011], [0015]）。该第二栅极被描述为位于隔离区（trench isolations 110上方），根据半导体器件常识，位于隔离区上方、与有源栅极电隔离且未连接至源/漏的栅极，即通常所指的“虚栅极”。目标专利说明书[0046]提到虚栅极用于控制器件（如ESD或高速器件），并需要接地以防止浮动偏置电压。对比文件中的第二栅极（如附图及说明中位于右侧隔离区上方的栅极104'）正是一种电隔离的栅极结构，其作用是为器件提供隔离或连接选项，本领域技术人员可合理推断该隔离的栅极可作为“虚栅极”使用。因此，该技术特征被对比文件隐含公开。 |
| **技术特征B：毗邻于所述虚栅极的第一有源触点《直接公开》** | [0050] “...source/drains 112 are formed in well region 108 of substrate 101.”<br>[0011] “...first gates having sources and drains...”<br>附图（如FIG. 17, 29）清楚显示，有源触点（如trench contacts 132）位于有源区（well region 108）内，并与源/漏区（source/drains 112）接触。在图示中，位于隔离区上方的第二栅极（104'）的左侧相邻位置即存在连接到源/漏的trench contact 132。 | 对比文件明确公开了在有源区（well region 108）内形成源/漏区（112），并通过沟槽接触（trench contacts 132）电连接至这些源/漏区，这些沟槽接触即构成“有源触点”。在对比文件的附图（例如FIG. 17, 29）中，可以明确看到位于隔离区上方的第二栅极（104'，即虚栅极）的相邻位置（左侧）存在这样的有源触点（trench contact 132）。因此，“毗邻于虚栅极的第一有源触点”这一特征被对比文件直接公开。 |
| **技术特征C：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口《直接公开》** | [0064] “After formation of insulating layer 126, trenches 128 may be formed through insulating layer 126 and insulating layer 114 to sources/drains 112...”<br>[0079] “...insulating layer 134 is formed (deposited) over the planar surface of transistor 100...”<br>[0071] “...insulating layer 136 is formed (deposited) over the insulating layer 134...”<br>[0091] “...trenches 206 are formed through insulating layer 136...” | 对比文件详细描述了在栅极和源/漏接触结构上方形成多层绝缘层（如114, 126, 134, 136），并为了形成局部互连（local interconnects）而在这些绝缘层中蚀刻出沟槽（trenches，即开口）。例如，绝缘层126覆盖在栅极和trench contacts 132上方（见FIG. 8），之后蚀刻形成沟槽128以接触源/漏（见FIG. 9）。在后续工艺中，在绝缘层134和136上也会形成用于局部互连的沟槽206、208（见FIG. 25-27）。这些沟槽（开口）形成于覆盖虚栅极（第二栅极104'）和有源触点（trench contact 132）的电介质层上。因此，该特征被直接公开。 |
| **技术特征D：沉积于所述开口的侧壁上的第一隔离层《直接公开》** | [0060] “...insulating layer 122 is formed (deposited) over the mandrels and insulating layer 114...”<br>[0060] “...insulating layer 122 is formed using non-planar, or conformal, deposition processes.”<br>[0060] “Following deposition of insulating layer 122, portions of the insulating layer are removed (etched back) to form mandrel spacers 124...”<br>[0065] “At least a portion of mandrel spacers 124 are exposed in trenches 128.” | 对比文件描述了形成绝缘层122（例如氮化硅）并回蚀以形成间隔物（mandrel spacers 124）的工艺。这些间隔物124位于后续形成的接触沟槽（trenches 128）的侧壁上（见[0065]及FIG. 9-10），其作用正是将沟槽接触（trench contacts 132）与相邻的栅极（104）进行电隔离（见[0068]），防止短路。这与目标专利中第一隔离层（内衬1200）的作用相同，即位于开口/沟槽侧壁，提供电隔离。因此，该特征被直接公开。 |
| **技术特征E：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点《直接公开》** | [0066] “Following formation of trenches 128, the trenches may be filled with conductive material 130...”<br>[0067] “...conductive material 130 in trenches 128 forms trench contacts 132 to sources/drains 112.”<br>[0095] “...conductive material 210 in trenches 206 forms local interconnects 212A to trench contacts 132...” | 对比文件中，在通过绝缘层蚀刻形成的沟槽（trenches 128）中填充导电材料130，形成了与源/漏112电连接的沟槽接触（trench contacts 132）（见[0067]）。此外，在更上层的绝缘层中形成的沟槽（trenches 206）中填充导电材料210，形成了局部互连212A，其与下层的trench contacts 132电连接（见[0095]）。这种在垂直方向上通过不同层级的沟槽和导电材料形成的、从上层互连向下连接至有源触点的结构，即构成“堆叠式触点”。因此，该特征被直接公开。 |
| **技术特征F：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离《隐含公开》** | [0067] “...top portions of mandrels 120 and mandrel spacers 124 are exposed at the planar surface.”<br>[0070] “Following the planarization process, insulating layer 134 is formed (deposited) over the planar surface of transistor 100...”<br>[0090] “Following deposition of insulating layer 136... insulating layer 134 is used as an etch stop layer...” | 目标专利中的“盖层”（如内衬1600）用于在后续蚀刻中保护其下方的堆叠式触点，并定义通孔落下的区域。对比文件中，在形成trench contacts 132并平坦化后，沉积了绝缘层134（如氮化硅）（见[0070]）。该层134覆盖在trench contacts 132、mandrels 120和mandrel spacers 124的表面上。在后续形成局部互连沟槽206时，绝缘层134被用作蚀刻停止层（见[0090]），其作用正是保护下方的接触结构，并定义上层局部互连（相当于通孔）的接触位置。同时，侧壁上的mandrel spacers 124（第一隔离层）提供了trench contacts 132与相邻栅极（包括虚栅极104'）之间的电隔离（见[0068]）。因此，绝缘层134的作用与目标专利的“盖层”实质相同，该技术特征被对比文件隐含公开。 |
| **技术特征G：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。《隐含公开》** | [0082] “...gate open trench 142... etching through mandrel 120 and mandrel spacer 124 above gate 104'...”<br>[0087] “...conductive material 130 in gate open trench 142 forms gate open trench contact 204 to gate 104'.”<br>[0095] “...conductive material 210 in trench 208 forms local interconnect 212B to gate open trench contact 204.”<br>[0093] “Trench 208 may be used to form a local interconnect route to gate 104'... trench 208 is combined with one of trenches 206 to merge the local interconnect for gate 104'... and the local interconnects for trench contacts 132...” | 对比文件描述了形成栅极开口沟槽接触（gate open trench contact 204）以连接隔离的栅极104'（见[0087]），以及形成上层的局部互连212B以连接该栅极接触204（见[0095]）。同时，局部互连212A通过沟槽206连接至trench contacts 132（有源触点）。对比文件[0093]明确指出，沟槽208（形成212B）可以与沟槽206（形成212A）之一合并（merge），从而将栅极104'的互连与源/漏接触132的互连连接在一起。这种连接实现了将源/漏触点（通过堆叠式触点/局部互连）电耦合至隔离的栅极（虚栅极）。虽然对比文件未明确说明此连接用于“接地”，但本领域技术人员知晓，将隔离的栅极连接到源/漏电位（如地电位）是常见的电路设计需求，从对比文件公开的互连结构可以合理推断出该连接能力。因此，该特征被隐含公开。 |
| **技术特征H：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。《隐含公开》** | [0087] “...conductive material 130 in gate open trench 142 forms gate open trench contact 204 to gate 104'.”<br>[0060]-[0061] 描述了形成mandrels 120和mandrel spacers 124的过程，它们作为自对准结构。<br>[0065] “Using the selective etch to form trenches 128 inhibits removal of portions of mandrel spacers 124 formed over the edges of gates 104 and gate spacers 106... the trench contacts are self-aligned.”<br>[0083] “...the second etch process to form trench 142 is a self-aligned process...” | 对比文件中的栅极开口沟槽接触（gate open trench contact 204）即是一个直接形成在隔离栅极104'上方的导电触点（见[0087]），其作用相当于目标专利中“直接耦合在虚栅极和第一通孔之间的栅极触点”。该接触204是通过蚀刻穿过mandrel 120和mandrel spacer 124形成的（见[0082]），而mandrel spacer 124本身就是围绕mandrel 120形成的隔离层（第二隔离层）。整个工艺（包括接触132和204的形成）利用了mandrel和spacer结构实现自对准（见[0065], [0068], [0083]），使得接触结构与下方的栅极和有源区对齐。因此，本领域技术人员可以合理推断出对比文件隐含公开了具有侧壁隔离层且自对准的栅极触点结构。 |
| **技术特征I：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点《直接公开》** | 附图（如FIG. 17, 29）清楚显示，在隔离栅极104'（虚栅极）的右侧，也存在连接到源/漏的trench contact 132。 | 在对比文件的附图（例如FIG. 17, 29）中，位于隔离区上方的第二栅极（104'，即虚栅极）的两侧均存在沟槽接触（trench contacts 132）连接到源/漏区。因此，“毗邻于所述虚栅极的第二有源触点”这一特征被对比文件直接公开。 |
| **技术特征J：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。《隐含公开》** | [0095] “...conductive material 210 in trenches 206 forms local interconnects 212A to trench contacts 132...”<br>[0093] “...trench 208 is combined with one of trenches 206 to merge the local interconnect for gate 104'... and the local interconnects for trench contacts 132.”<br>[0065] “...trenches 128 have profiles that slope from wider at the top to narrower at the bottom. Thus, the slope of trenches 128 is determined by the slope of mandrel spacers 124.” | 对比文件中，连接到不同源/漏的trench contacts 132上形成有局部互连212A（相当于堆叠式触点）。当用于连接栅极104'的局部互连212B（相当于第一通孔）与其中一个局部互连212A合并时（见[0093]），它们之间是直接连接的，而非隔离。**但是**，对比文件也强调了由于mandrel spacers 124的斜坡轮廓，使得trench contacts 132（及上方的局部互连）具有特定的形状，这有助于防止与相邻栅极短路（见[0065], [0068]）。本领域技术人员可以理解，通过调整掩模设计和蚀刻工艺，可以使连接栅极的互连（212B）与连接相邻有源触点的互连（212A）在垂直方向上相邻但被绝缘层（如136的剩余部分）隔开，从而实现电隔离。对比文件公开的自对准工艺为实现这种隔离提供了基础。因此，该特征被宽松地判断为隐含公开。 |
| **技术特征K：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。《隐含公开》** | [0065] “Because of the presence of mandrel spacers 124 and the sloped profiles of the mandrel spacers, trenches 128 have profiles that slope from wider at the top to narrower at the bottom. Thus, the slope of trenches 128 is determined by the slope of mandrel spacers 124.”<br>[0068] “The sloping profile of mandrel spacers 124 and trench contacts 132 inhibits conductive material 130 in the trench contacts 132 from contacting (shorting) to gates 104.”<br>[0083] “...the second etch process to form trench 142 is a self-aligned process...” | 对比文件强调，由于mandrel spacers 124的斜坡轮廓，使得trench contacts 132也呈斜坡状，顶部宽、底部窄（见[0065]）。这种结构意味着隔离层（mandrel spacers 124）在接触顶部（即与上层局部互连接触的区域）的横向延伸范围更大，这可以理解为隔离层“至少部分地与有源触点交叠”。该斜坡结构的作用正是防止接触与栅极短路（见[0068]）。同时，形成栅极接触（204）和上层局部互连（212B）的蚀刻工艺是自对准的（见[0083]）。虽然对比文件未明确描述隔离层将堆叠式触点的一部分与通孔的一部分隔离，但基于其公开的斜坡隔离层结构和自对准工艺，本领域技术人员可以合理推断，通过工艺设计可以实现隔离层在垂直堆叠结构中对不同导电部分进行隔离。因此，该特征被隐含公开。 |
| **技术特征L：其特征在于，进一步包括：有源栅极《直接公开》** | [0011] “...first gates having sources and drains...”<br>[0050] “...gates 104 may be formed above well region 108 of substrate 101 (the active region of transistor 100)...” | 对比文件明确公开了具有源/漏的第一栅极（first gates），这些栅极位于有源区（well region）上方，即功能性的“有源栅极”。因此，该特征被直接公开。 |
| **技术特征M：毗邻于所述有源栅极的第二有源触点《直接公开》** | [0050] “...source/drains 112 are formed in well region 108...”<br>[0067] “...conductive material 130 in trenches 128 forms trench contacts 132 to sources/drains 112.”<br>附图显示，每个有源栅极（104）两侧通常都有trench contacts 132。 | 对比文件公开了在有源栅极（104）的相邻位置形成连接到源/漏区（112）的沟槽接触（132），即“有源触点”。因此，“毗邻于有源栅极的第二有源触点”被直接公开。 |
| **技术特征N：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层《直接公开》** | [0067] “...conductive material 130 in trenches 128 forms trench contacts 132 to sources/drains 112.”<br>[0095] “...conductive material 210 in trenches 206 forms local interconnects 212A to trench contacts 132.”<br>[0065] “...mandrel spacers 124 are exposed in trenches 128.”<br>[0068] “The sloping profile of mandrel spacers 124 and trench contacts 132 inhibits conductive material 130... from contacting (shorting) to gates 104.” | 如特征E所述，对比文件中的trench contact 132及其上层的局部互连212A共同构成了“堆叠式触点”，并电耦合至有源触点（源/漏）。该堆叠式触点的沟槽（trenches 128）侧壁上具有mandrel spacers 124（第二隔离层），其作用正是将接触与相邻的栅极（有源栅极104）电隔离（见[0068]）。因此，该特征被直接公开。 |
| **技术特征O：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。《隐含公开》** | [0074] “Trenches 140 may be formed through insulating layer 136 to insulating layer 134... Trenches 140 may be used to form a local interconnect route to gate 104'...”<br>[0077] “Filling of trenches 138, trenches 140, and trench 142 with conductive material forms local interconnects 144A, 144B, and 144C...”<br>自对齐特性贯穿于对比文件的工艺中，如[0065], [0068], [0083]所述。 | 对比文件描述了形成局部互连（如144B, 144C或212B）以连接到栅极（包括有源栅极）。这些局部互连通过蚀刻绝缘层中的沟槽并填充导电材料形成，其作用相当于“通孔”。对比文件的整个工艺基于自对准原理，局部互连的位置与下方的接触结构（如trench contacts 132）通过mandrel和spacer结构对齐。虽然附图中连接有源栅极的通孔未明确示出，但本领域技术人员根据对比文件公开的连接到隔离栅极104'的互连方案（如144C, 212B），可以合理推断出相同的工艺可用于形成连接到有源栅极且与相邻堆叠式触点自对齐的通孔。因此，该特征被隐含公开。 |
| **技术特征P：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。《隐含公开》** | [0098] “...the above described embodiments may be used to form semiconductor devices used for microprocessors, storage devices (e.g., SRAM devices), mobile technology devices, or any other device technology...” | 对比文件明确指出，其描述的半导体器件制造方法可用于微处理器、存储设备、移动技术设备等。而“移动技术设备”必然涵盖移动电话、PCS单元、便携式数据单元等；“微处理器”是计算机的核心；“存储设备”可应用于多种电子设备。因此，本领域技术人员可以毫无困难地推断，采用该对比文件技术制造的器件可以集成到目标专利所列的各类设备中。该特征被隐含公开。 |
<<<B>>><<<C>>><<<D>>><<<E>>><<<I>>><<<L>>><<<M>>><<<N>>>
<<<a>>><<<f>>><<<g>>><<<h>>><<<j>>><<<k>>><<<o>>><<<p>>>