对比文件名称：2012-02-23_发明申请_US20120043630A1 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
目标专利名称：174用于存储器器件的金属化工艺CN107924994B
模型名称：DeepSeek最新版本模型
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A**：所述方法包括：形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件《直接公开》 | [0053] 1. 一种半导体器件包括：... (d) 形成在所述第一层间绝缘膜之上的第一布线层；(e) 形成在所述第一布线层之上的第二布线层；... (d4) 第一铜布线膜...并包含添加剂元素。... [0054] 6. ...所述第一布线层和所述第二布线层即使在所述存储单元矩阵区域外部的非存储单元矩阵区域中也分别具有与所述存储单元矩阵区域中基本相似的结构。 [0107] ...在非存储单元矩阵区域4中，设置有微处理器部分、另一逻辑电路部分、MRAM外围电路、MRAM以外的存储单元矩阵区域、其外围电路、I/O电路部分等。 | 对比文件公开了形成第一布线层（如M2层），该布线层包含添加剂元素（如Al）以提高EM/SM可靠性。说明书[0054]和[0107]明确指出，该布线层不仅在存储单元矩阵区域（MRAM区域）存在，在非存储单元矩阵区域（逻辑器件区域）也存在且结构基本相同，这意味着该布线层耦合至逻辑器件。因此，本领域技术人员能够毫无疑义地得出对比文件公开了“形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件”这一技术特征。 |
| **B**：以及形成专用金属化层，所述专用金属化层耦合至所述器件的磁阻随机存取存储器MRAM模块，《直接公开》 | [0053] 1. ... (e) 形成在所述第一布线层之上的第二布线层；... (e5) 第二铜布线膜...由纯铜构成。 (f) 形成在所述第二布线层之上的第三布线层；... (f1) 磁存储器元件。 [0054] 4. ...所述第三布线层进一步包括：... (f3) 形成在所述第三层间绝缘膜中、位于所述磁存储器元件上方、且在与所述第二布线沟槽垂直的方向上延伸的第三布线沟槽；... (f6) 第三铜布线膜...由纯铜构成。 [0108] ...写入字线WWL，即M3布线13（第二布线）和位线BL，即M4布线14（第三布线）。 | 对比文件明确描述了形成第二布线层（M3层，用作写入字线WWL）和第三布线层（M4层，用作位线BL），这些布线层由纯铜构成并采用覆层（clad）结构，专门用于MRAM的写入操作。根据[0053]和[0108]，这些布线层直接耦合至MRAM的磁存储器元件（MTJ）。因此，对比文件直接公开了形成专门用于MRAM模块的金属化层（M3和M4层），即“专用金属化层”。 |
| **C**：其中所述专用金属化层不同于所述第一金属化层，并且其中所述专用金属化层不与所述逻辑器件共享。《未公开》 | [0054] 6. 所述第一布线层和所述第二布线层即使在所述存储单元矩阵区域外部的非存储单元矩阵区域中也分别具有与所述存储单元矩阵区域中基本相似的结构。 [0053] 1. ... (d4) 第一铜布线膜...并包含添加剂元素。 (e5) 第二铜布线膜...由纯铜构成。 | 对比文件公开了第一金属化层（M2层，含Al）与专用金属化层（M3/M4层，纯铜、clad结构）在材料构成和结构上不同，满足“不同于”的要求。然而，说明书[0054]明确指出，第一布线层（M2）和第二布线层（M3）即使在非存储单元矩阵区域（即逻辑器件区域）也具有与存储单元矩阵区域（MRAM区域）基本相似的结构。这意味着MRAM专用的覆层布线（M3/M4）在逻辑区域也被同样制造和使用，即MRAM的专用金属化层与逻辑器件“共享”了相同的布线层（尽管材料/结构可能不同）。这与目标专利中“专用金属化层不与所述逻辑器件共享”（即完全独立、专用于MRAM、逻辑器件不使用该层）的核心思想相悖。因此，该特征未被公开。 |
| **D**：其特征在于，所述第一金属化层是使用后端制程BEOL金属化工艺来形成的，其中所述专用金属化层是使用专用于形成与所述MRAM模块相关联的一个或多个组件的金属化工艺来形成的。《隐含公开》 | [0090] ...BEOL步骤从M1布线层的形成开始... [0107] ...M1布线层41...M2布线层42...M3布线层43...M4布线层44... [0124] ...M4布线14（无Al覆层布线）是铜基嵌入式布线，由例如非铁磁性金属氮化物阻挡膜14a...铁磁性阻挡金属膜（第五阻挡金属膜）14c...以及相对较厚的无铝铜布线膜14m（由相对纯的铜构成）等构成。 | 对比文件描述了从M1到M6的BEOL金属化工艺（[0090]）。其中，用于MRAM的专用金属化层（M3和M4）采用了特殊的“覆层（clad）”结构，即在铜布线和阻挡层之间加入了铁磁性金属膜（如NiFe）（[0124]），这种结构是专门为了优化MRAM的写入磁场和可靠性而设计的。本领域技术人员可以理解，形成这种特殊的覆层结构需要使用与标准BEOL工艺（如形成M1、M2、M5层）不同的、专门针对MRAM组件的工艺步骤（例如沉积和图案化铁磁性膜）。因此，可以合理推断出“专用金属化层是使用专用于形成与所述MRAM模块相关联的一个或多个组件的金属化工艺来形成的”这一特征被隐含公开。 |
| **E**：其特征在于，所述BEOL金属化工艺指定正整数n个金属化层，并且其中所述器件包括至少n+1个金属化层。《未公开》 | [0107] ...M1布线层41...M2布线层42（第一布线层）...M3布线层43（第二布线层）...M4布线层44（第三布线层）...M5布线层45（第四布线层）...M6布线层46（第五布线层）... | 对比文件描述了包括M1至M6的多个金属化层，并指出M6层的节距通常大于下层布线的节距（[0107]）。然而，对比文件完全没有提及一个预设的、指定了固定数量（n个）金属化层的BEOL工艺，更没有描述在这样一个指定了n层的工艺之外，为了MRAM而额外插入（形成n+1层）的概念。目标专利的核心思想之一是在标准BEOL金属化层之间“插入”一个专用层。对比文件中的M3和M4层是标准BEOL工艺的一部分，并非在预定层数之外的额外插入层。因此，该特征未被公开。 |
| **F**：其特征在于，形成所述专用金属化层包括执行镶嵌工艺以形成所述一个或多个组件，并且其中所述一个或多个组件包括以下一者或多者：所述MRAM模块的位线或所述MRAM模块的阵列触点。《直接公开》 | [0108] ...位线BL，即M4布线14（第三布线）。 [0134] 1. ...术语“布线沟槽”不仅指用于嵌入布线的沟槽，还包括通孔等。 [0138] 然后，使用例如CVD（化学气相沉积）在整个晶圆1的器件表面1a上形成层间绝缘膜23...然后，使用光刻和干法蚀刻形成用于嵌入M3布线的布线沟槽13g（第二布线沟槽）... [0139] 然后，通过诸如CVD、溅射或电镀的成膜处理以及诸如CMP的平坦化处理，将M3布线13（第二布线）嵌入布线沟槽13g中。 [0146] ...通过使用诸如CVD、溅射或电镀的成膜处理以及诸如CMP的平坦化处理，将M4布线14（第三布线）嵌入布线沟槽14g中。 | 对比文件详细描述了使用镶嵌工艺（特别是双镶嵌工艺）形成M3和M4布线层的过程（[0138]-[0139]，[0146]）。这些布线层中，M4层被明确用作MRAM的位线（BL）（[0108]）。此外，在M4层下方，还描述了形成与磁存储器元件连接的上部接触电极33（见[0124], [0143]），该电极可视为阵列触点的一部分。因此，对比文件直接公开了通过镶嵌工艺形成MRAM模块的位线（M4布线）和阵列触点（上部接触电极33）等组件。 |
| **G**：其特征在于，进一步包括在形成所述专用金属化层之后形成第三金属化层，其中所述第一金属化层与第一节距相关联，所述第一节距小于与所述第三金属化层相关联的第二节距，其中所述专用金属化层被配置成利用所述第一金属化层的所述第一节距来形成与所述MRAM模块相关联的一个或多个组件，并且其中所述一个或多个组件包括基于电阻的存储元件。《隐含公开》 | [0107] ...M6布线层46（第五布线层）...优选地，在此M6布线层46中形成的诸如M6布线16的布线，其最小节距大于在此M6布线层46下方的布线层中的布线的最小节距...并且在此M6布线层46中形成的层间绝缘膜26的厚度大于在此M6布线层46下方的布线层中形成的层间绝缘膜的厚度。 [0053] (f1) 磁存储器元件。 [0108] ...磁隧道结型存储器元件6。 | 对比文件公开了在专用金属化层（M3/M4）之上形成更高层的金属化层（M5，M6），并且M6层的节距大于其下方布线层的节距（[0107]）。虽然没有明确给出第一金属化层（M2）与第三金属化层（M6）的具体节距数值比较，但根据半导体制造常识，较高层的全局布线（如M6）通常具有比下层局部布线（如M2）更大的节距和更厚的介质，以降低电阻和电容。因此，可以合理推断“第一金属化层与第一节距相关联，第一节距小于与第三金属化层相关联的第二节距”。对比文件也公开了MRAM模块包括基于电阻的存储元件（MTJ）（[0053], [0108]）。然而，对比文件并未描述“专用金属化层被配置成利用第一金属化层的第一节距”这一特定意图或设计。专用金属化层（M3/M4）的节距在对比文件中未明确讨论，也未说明其与M2层节距的关系。但考虑到M2、M3、M4通常都属于相对密集的局部互连层，其节距可能相近。此特征涉及具体的设计配置，未被直接或隐含公开。 |
| **H**：其特征在于，所述第一节距是遵循所述器件的后端制程BEOL金属化工艺的特定节距。《未公开》 | 未发现相关描述。 | 对比文件虽然提到了BEOL工艺（[0090]）和不同布线层的形成，但完全没有提及任何金属化层的节距是“遵循BEOL金属化工艺的特定节距”，也没有提及例如“最小节距”或“密集金属层”的特定节距规范。目标专利中此特征用于定义第一金属化层具有工艺允许的最小/最密集特征尺寸，这在对比文件中没有依据。 |
| **I**：其特征在于，所述第一金属化层具有第一密度，所述第一密度大于与所述第三金属化层相关联的第二密度。《未公开》 | 未发现相关描述。 | 对比文件完全没有提及或讨论任何金属化层的“密度”概念，也没有对第一金属化层和第三金属化层的布线密度进行比较。该特征是目标专利中引入的特定参数，在对比文件中没有公开。 |
| **J**：其特征在于，形成所述第一金属化层和形成所述专用金属化层是通过处理器执行指令来发起的。《未公开》 | 未发现相关描述。 | 对比文件说明书全文描述的是半导体器件的结构及其制造方法的具体步骤，属于工艺流程的客观描述。没有涉及任何通过处理器执行指令来发起或控制这些制造步骤的内容，也没有提及计算机可读介质、EDA工具或处理器控制制造系统等概念。该特征未被公开。 |
<<<A>>><<<B>>><<<f>>>