对比文件名称：1992-08-04_US5136717A_发明授权_US5136717A Realtime systolic, multiple-instruction, single-data parallel computer system
目标专利名称：206用于神经模拟器的共享存储器架构CN105637541B
本次调用的模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：执行对人工神经系统的多个人工神经元的模拟<br>**判断结果**：未公开 | 对比文件未提及“人工神经系统”或“人工神经元”的模拟。文件描述的是一个通用的并行处理系统，用于解决实时推理问题、专家系统等（参见[2] SUMMARY OF THE INVENTION：“A computer system especially for solution of real time inference problems is disclosed.”）。 | 目标专利的技术特征A涉及执行对“人工神经系统”的“人工神经元”的模拟，这是一个特定的、生物学启发的计算模型。对比文件描述的是一个通用的、基于处理器单元（cells）和程序块（tiles）的并行计算机系统，用于执行各种编程任务（如规则推理），并未提及或描述模拟人工神经元或人工神经系统。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出执行人工神经元模拟的技术方案。因此，该技术特征未被对比文件公开。 |
| **技术特征B**：基于正被模拟的人工神经元的状态或类型中的至少一者来确定正被模拟的所述人工神经系统的所述人工神经元中的每一者的存储器资源需求<br>**判断结果**：未公开 | 对比文件提及为每个“单元（cell）”分配资源，包括本地内存。例如，[2] DETAILED DESCRIPTION：“Each of the fine grain processors or cells has its own memory and also has access to a shared local memory...” 以及[2] 附图23及其相关描述展示了单元的内存使用情况。 | 目标专利的技术特征B强调基于“人工神经元的状态或类型”来确定其“存储器资源需求”。对比文件虽然描述了为处理单元（cells）分配内存资源，但这是作为硬件单元的固有资源配置（如每个cell有其本地内存），或是基于要执行的程序块（tile）的调度绑定（参见[2]：“tiles each import data from global memory... The tiles each import data from global memory, transform the data in accordance with the particular tile code...”）。这并未公开基于“人工神经元的状态或类型”这种特定组件的内在属性来确定其存储器需求。二者确定资源需求的依据和对象本质不同。因此，该技术特征未被对比文件直接或隐含公开。 |
| **技术特征C**：在所述模拟期间在所述存储器资源需求改变时基于所述对存储器资源需求的确定来动态地向所述人工神经元分配共享存储器池的各部分<br>**判断结果**：未公开 | 对比文件描述了程序块（tiles）可以被动态绑定到单元（cells）上运行，以及资源（如处理时间）的分配可以变化。例如，[2] DETAILED DESCRIPTION：“A tile may be associated with more than one cell...”, “The lists of cell exports and imports... are dynamic, changing automatically as different tiles are bound for processing by a cell.” 以及附图12展示了不同处理器上单元的时间分配。 | 目标专利的技术特征C的核心在于：在模拟期间，当“存储器资源需求改变时”，基于该需求“动态地向人工神经元分配共享存储器池的各部分”。对比文件公开了程序块（tile）与处理单元（cell）之间的动态绑定，以及由此带来的处理时间分配变化，但这主要涉及计算时间的调度。对比文件中的内存资源（本地内存）似乎是与每个cell相对固定关联的，或者通过导入/导出访问全局内存，但并未公开一个“共享存储器池”，并根据变化的需求从该池中动态分配特定部分给各个组件（如人工神经元）。两者的动态分配机制和对象不同。因此，该技术特征未被对比文件直接或隐含公开。 |
| **技术特征D**：其中所述共享存储器池被实现为分布式架构<br>**判断结果**：隐含公开 | 对比文件描述了系统包含分布式内存和处理单元。例如，[2] SUMMARY OF THE INVENTION：“The system comprises a plurality of separate processor cells each having its own local memory...” 和 “The 128 processors in the computer system communicate via a shared global memory.” 以及[2] DETAILED DESCRIPTION：“The invention in another aspect provides for the emulation of custom fine grain processors... Each of the fine grain processors or cells has its own memory and also has access to a shared local memory which is shared among a group of cells. Each of the fine grain processors or cells also has access to a global memory...” | 目标专利的“共享存储器池被实现为分布式架构”意指用于分配的共享存储资源在物理或逻辑上是分布式的。对比文件明确描述了多级共享内存架构：每个细粒度处理器（cell）有自己的内存；一组cell共享一个本地内存；所有cell通过全局总线访问一个全局内存（global memory）。这种由多个独立存储器（本地内存、全局内存板）通过互连网络（全局总线）构成的、可供所有处理器单元访问的存储系统，本领域技术人员可以合理推断其构成了一种“分布式架构”。尽管对比文件未使用“共享存储器池”这一术语，但其全局内存作为所有处理器共享的数据交换空间，在广义上可视为一种共享存储资源，并且其实现在物理上是分布式的（多个内存板）。因此，该技术特征被对比文件隐含公开。 |
| **技术特征E**：所述分布式架构包括存储器组、写客户机、读客户机以及将所述存储器组与所述写客户机和所述读客户机对接的路由器<br>**判断结果**：隐含公开 | 1. **存储器组**：[2] DETAILED DESCRIPTION：“Because the computer system memory may take more time to cycle than the bus, the memory is interleaved in order to run the bus at full speed. To support this scheme, processor boards order their memory accesses according to memory bank.”<br>2. **读/写客户机（功能对应物）**：[2] DETAILED DESCRIPTION 描述了“导入（import）”和“导出（export）”操作，由处理器（PUP）通过总线接口处理器（BIP）和EXIM列表管理。例如，“The processors 75 and 96 maintain an export/import (EXIM) list in memory 106 which contains, for each exported or imported memory word, its global memory address, its value...” 这实现了从全局内存读取（import）和向全局内存写入（export）的功能。<br>3. **路由器（功能对应物）**：[2] DETAILED DESCRIPTION：“The sequence in which individual user processors are granted access to the bus 24 is controlled by a bus arbitrator 35 (BOSS)...”。总线仲裁器（BOSS）控制对共享全局总线的访问调度，起到了在多个请求者（处理器）和多个目标（内存组）之间路由访问请求的作用。 | 目标专利的技术特征E限定了分布式架构的具体组件。对比文件虽然没有使用完全相同的术语，但本领域技术人员可以从中识别出功能对应的组件：1) “存储器组（memory banks）”被明确公开，用于交错内存访问以提高带宽。2) “写客户机和读客户机”的功能由处理器的导入（import/读）和导出（export/写）机制实现，具体由EXIM列表和BIP控制，这些组件充当了发起读/写访问的客户机角色。3) “路由器”的功能由总线仲裁器（BOSS）和全局总线架构实现，它负责仲裁和路由来自多个处理器的内存访问请求到相应的内存组。虽然对比文件中的“路由器”是以总线仲裁的形式体现，但其在系统中承担了连接访问客户机（处理器）与存储器组并管理路径的核心功能。因此，这些组件及其功能组合被对比文件隐含公开。 |
| **技术特征F**：以及针对每个人工神经元，经由所述写客户机和所述读客户机来访问在所述模拟期间分配给该人工神经元的所述共享存储器池的部分<br>**判断结果**：未公开 | 对比文件描述了每个处理单元（cell）通过导入/导出机制访问全局内存。例如，[2] DETAILED DESCRIPTION：“Each cell can read data within the import limit without regard to any other access...”，以及前文引用的EXIM列表管理每个cell的导入和导出。 | 目标专利的技术特征F强调针对每个人工神经元，通过特定客户机访问“分配给该人工神经元的共享存储器池的部分”。对比文件公开了每个处理单元（cell）通过导入/导出（对应读/写）机制访问全局内存中的数据。然而，在对比文件中，cell访问的是全局内存中存储变量数据的共享位置，而不是从共享池中动态划分出来并“分配给”该cell专用的存储区域。访问的对象（共享数据空间 vs 专用存储分区）和访问方式背后的资源管理理念存在差异。因此，该技术特征未被对比文件直接或隐含公开。 |
| **技术特征G**：其特征在于，所述共享存储器池的至少一部分包括位于与所述人工神经系统模拟器的处理器不同的芯片上的存储器<br>**判断结果**：直接公开 | 对比文件明确描述了存储器（全局内存）位于独立的板卡上，与处理器板分离。例如，[2] DETAILED DESCRIPTION：“The computer system 8 is connected to a work station 10, a host computer 16 and... The system 8 comprises a combination of input/output (I/0) boards 12, 18 and 22, memory boards 26 and processor boards 30, each attached to a high-speed bus 24.” 以及[2] DETAILED DESCRIPTION of FIG. 6 描述了独立的内存板（memory board）结构。 | 目标专利的技术特征G限定了共享存储器池的部分存储器位于与处理器不同的芯片上。对比文件清楚表明，系统的存储器（特别是作为所有处理器共享数据存储的全局内存）被安置在独立的内存板（memory boards）上，而处理器位于独立的处理器板（processor boards）上，两者通过高速总线连接。这直接公开了共享存储资源（全局内存）的物理部分位于与处理器不同的硬件模块（可理解为不同的芯片或电路板）上。本领域技术人员能毫无疑义地得出该技术方案。因此，该技术特征被对比文件直接公开。 |
| **技术特征H**：其特征在于，所述分配包括基于所述确定来改变分配给所述人工神经元的所述共享存储器池的量<br>**判断结果**：未公开 | 对比文件描述了可以改变绑定到处理单元（cell）的程序块（tile），以及cell的处理时间分配可以变化（如附图12），但未提及基于某种“确定”来动态改变分配给cell的内存容量。例如，[2] DETAILED DESCRIPTION：“The amount of time used by the tile in the cell is indicated by the length of the arrows within the cell.” 主要讨论时间资源的分配。关于内存，[2] 附图23展示了cell的内存使用情况，但未说明内存分配量可动态改变。 | 目标专利的技术特征H强调分配动作包括基于需求“确定”来“改变”分配给人工神经元的共享存储器池的“量”。对比文件公开了计算资源（特别是处理时间）可以根据绑定到cell的tile进行分配和变化，但并未公开根据组件的需求动态调整其专用内存空间大小的机制。对比文件中cell的本地内存似乎是预设的，而全局内存是作为数据交换区被所有cell共享访问，并未描述从全局内存池中划分出可变大小的部分并动态分配给特定cell。因此，该技术特征未被对比文件直接或隐含公开。 |
<<<G>>>