对比文件名称：2013-08-29_JP2013534017A_发明专利_JP2013534017A Method and system for the replaceable synapse load storage device in neuro-processor
目标专利名称：用于神经模拟器的共享存储器架构CN105637541B
模型名称：GPT-4
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：执行对人工神经系统的多个人工神经元的模拟<br>**《直接公开》** | 说明书第[2]段：“ニューラルシステム１００は、ニューロプロセッサによってエミュレーションすることができ（神经系统100可以由神经处理器来仿真）”。 第[2]段：“ニューロプロセッサ２０２は、図１において例示されたニューラルシステム１００をエミュレーションすることができる。 それは、多数のニューロン回路とシナプス結合とを備えることができる。（神经处理器202可以仿真图1所示的神经系统100。它可以包括多个神经元电路和突触连接。）” | 对比文件明确公开了使用神经处理器（neuro-processor）来仿真（エミュレーション）神经系统，而神经系统包含多级神经元（ニューロンレベル）和突触连接网络（シナプス結合ネットワーク）（参见图1及说明书对应描述）。神经处理器202包含多个神经元电路（ニューロン回路），其执行的功能就是对人工神经系统的模拟。这与目标专利中“执行对人工神经系统的多个人工神经元的模拟”的技术特征在实质上相同。 |
| **技术特征B**：基于正被模拟的人工神经元的状态或类型中的至少一者来确定正被模拟的所述人工神经系统的所述人工神经元中的每一者的存储器资源需求<br>**《隐含公开》** | 说明书第[2]段：“ニューロプロセッサの機能は、ニューロン間の結合の強度を制御するシナプス荷重に依存する。 シナプス荷重は、典型的には、パワーダウン後にプロセッサの機能を保存するために非揮発性のオンチップメモリ内に格納される。（神经处理器的功能取决于控制神经元间连接强度的突触权重。突触权重通常存储在非易失性片上存储器中，以便在断电后保留处理器的功能。）” 第[2]段：“各シナプス結合の強度は、希望される精度による一定のビット数で表される荷重と関連付けることができる。 典型的には、非常に様々な用途に関して十分な精度を提供するためにシナプス荷重当たり最大10ビットが要求されることがある。（每个突触连接的强度可以与由所需精度的一定位数表示的权重相关联。通常，为了为各种应用提供足够的精度，每个突触权重可能需要最多10位。）” | 对比文件公开了神经处理器的功能由突触权重决定，并且需要存储这些权重。存储需求（即“存储器资源需求”）与神经网络的结构和参数（例如，突触的数量、每个权重的位数）直接相关。虽然对比文件没有明确提及基于“神经元的状态或类型”来确定需求，但本领域技术人员知晓，在神经网络的硬件模拟中，存储需求本质上取决于被模拟的神经网络模型（其定义了神经元和突触的类型、状态变量等）。为了将突触权重存储在外部存储器中，必须首先确定需要存储的数据总量，这必然涉及对神经网络组件（包括神经元及其连接的突触）所需存储资源的评估。因此，可以合理推断出，在实现对比文件所述的系统时，需要确定存储突触权重等数据的资源需求，这隐含公开了“确定…存储器资源需求”这一技术特征。 |
| **技术特征C**：在所述模拟期间在所述存储器资源需求改变时基于所述对存储器资源需求的确定来动态地向所述人工神经元分配共享存储器池的各部分<br>**《未公开》** | 无对应内容。 | 对比文件主要描述将突触权重存储在外部的、可更换的存储设备（如存储卡）中。这种存储是固定的、用于持久化保存训练后权重的，并非一个在模拟运行期间可根据需求动态分配和再分配的“共享存储器池”。对比文件没有提及在模拟过程中根据变化的资源需求（例如，不同神经元模型的状态变化）来动态分配内存块。其存储架构是静态映射的，而非动态共享池。因此，该技术特征未被公开。 |
| **技术特征D**：其中所述共享存储器池被实现为分布式架构<br>**《未公开》** | 无对应内容。 | 对比文件描述了外部存储设备（如MRAM、RRAM、Flash等）通过接口总线（インタフェースバス）连接到神经处理器。这种架构更接近于一个集中的、外部附属的存储模块，而非目标专利中明确限定的“分布式架构”。目标专利的分布式架构特指由多个存储器组、客户机和路由器构成的互联系统。对比文件未公开此类结构。 |
| **技术特征E**：所述分布式架构包括存储器组、写客户机、读客户机以及将所述存储器组与所述写客户机和所述读客户机对接的路由器<br>**《未公开》** | 说明书第[2]段：“インタフェース２０４は、ニューロプロセッサチップ２０２及び外部のシナプス取り外し可能なメモリ２０６を接続するバスを備えることができる。 インタフェースバスは、シナプス荷重データを両方向に搬送するように、及びコマンド、例えば“メモリ書き込み”、“メモリ読み取り”及び“アドレッシング”、を搬送するように設計することができる。（接口204可以包括连接神经处理器芯片202和外部可移除突触存储器206的总线。接口总线可以被设计为双向传送突触权重数据以及传送命令，例如“存储器写入”、“存储器读取”和“寻址”。）” | 对比文件公开了存在连接处理器和存储器的接口总线，该总线用于传输数据、读写命令和地址。这可以视为实现了数据的读写访问功能。然而，对比文件并未将这一结构描述为包含明确的“存储器组”、“写客户机”、“读客户机”和“路由器”的特定分布式架构。目标专利权利要求中的这些组件构成了一个特定的、结构化的互连方案。对比文件中的“接口总线”是一种更通用和简单的连接方式，并未公开权利要求E所限定的具体架构组成。因此，该技术特征未被公开。 |
| **技术特征F**：以及针对每个人工神经元，经由所述写客户机和所述读客户机来访问在所述模拟期间分配给该人工神经元的所述共享存储器池的部分。<br>**《隐含公开》** | 说明书第[2]段：“ニューロプロセッサ２０２が特定の用途を実行できるようにするためには、ニューロプロセッサ内においてシナプス荷重の訓練を最初に行う必要がある。 訓練プロセス中には、シナプス荷重は、インタフェース２０４を通じて外部メモリ２０６に格納する及び外部メモリ２０６に／からローディングすることができる。（为了使神经处理器202能够执行特定应用，首先需要在神经处理器内训练突触权重。在训练过程中，可以通过接口204将突触权重存储到外部存储器206以及从外部存储器206加载。）” 第[2]段：“一度に１つのシナプス荷重のみを外部メモリ２０６からニューロプロセッサ２０２にローディングすることができる場合は、５０ｎｓごとに１つのシナプス荷重を読み取る必要がある。（如果每次只能从外部存储器206向神经处理器202加载一个突触权重，则需要每50ns读取一个突触权重。）” | 对比文件公开了在模拟（训练和运行）过程中，神经处理器需要通过接口（对应读写功能）从外部存储器加载（读）和存储（写）突触权重数据。每个突触权重与特定的神经元连接相关联。虽然对比文件没有明确提及“针对每个人工神经元”访问“分配给该人工神经元的”存储部分这一具体分配和访问模型，但本领域技术人员可以理解，在神经网络操作中，处理神经元的状态更新必然涉及访问与该神经元相关的突触权重和/或状态数据。通过接口总线进行的数据读写操作，实质上就是处理器（作为读写主体）访问外部存储器中存储的与各神经元相关的数据。因此，可以合理推断出存在“经由读写访问机制来访问与神经元相关的存储数据”这一技术内容，隐含公开了技术特征F的核心思想，尽管具体的“共享存储器池的部分”这一分配概念未被公开。 |
| **技术特征G**：其特征在于，所述共享存储器池的至少一部分包括位于与所述人工神经系统模拟器的处理器不同的芯片上的存储器。<br>**《直接公开》** | 说明书第[0004]段：“電気回路は、複数のニューロン回路及びシナプスを有するニューロプロセッサチップと、シナプスの荷重を格納するニューロプロセッサチップに接続された取り外し可能なメモリと、を概して含み（电路通常包括：具有多个神经元电路和突触的神经处理器芯片，以及连接到神经处理器芯片的用于存储突触权重的可移除存储器）” 第[2]段：“シナプス荷重メモリは、交換可能な取り外し可能なメモリとしてニューロプロセッサチップとは別個にパッケージングすることができる。（突触权重存储器可以作为可更换的可移除存储器，与神经处理器芯片分开封装。）” | 对比文件明确且反复地公开了用于存储突触权重的存储器是位于神经处理器芯片外部的、可连接的独立部件（可移除存储器）。这直接对应于目标专利中“位于与所述人工神经系统模拟器的处理器不同的芯片上的存储器”这一技术特征。两者作用相同，都是为了扩展存储容量、提供灵活性或将存储与处理分离。 |
| **技术特征H**：其特征在于，所述分配包括基于所述确定来改变分配给所述人工神经元的所述共享存储器池的量。<br>**《未公开》** | 无对应内容。 | 对比文件描述的外部存储器用于存储固定的突触权重集合。没有公开任何根据确定的资源需求来动态改变分配给不同神经元的存储量的机制或过程。其存储的使用是静态的，用于容纳整个网络的权重参数，而非按神经元进行动态份额调整。因此，该技术特征未被公开。 |
<<<A>>><<<G>>><<<b>>><<<f>>>