对比文件名称：2010-11-18_发明专利_JPWO2009022654A1 スイッチ回路及び半導体装置
目标专利名称：223可切换的天线阵列CN105917581B
本次调用模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：阻抗电路<br>《未公开》 | 无对应内容。 | **论述**：目标专利中的“阻抗电路”（如说明书[0032]段和图4中的404）是CDS网络的输入端匹配网络，用于在所有开关配置下提供足够的阻抗匹配，其作用是平衡操作模式下的插入损耗和返回损耗。对比文件全文（包括各实施形态及附图）均未描述或图示一个专门用于匹配目的的“阻抗电路”。对比文件中提到的“容量素子”（如51-56）或“抵抗素子”（如61-66）是用于补偿对地寄生电容或栅极电阻引起的阻抗不对称性，以抑制偶次谐波失真（见[0054], [0105], [0107]等段）。其目的和作用（消除失真）与目标专利中用于优化多模式阻抗匹配的“阻抗电路”完全不同。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征B**：以及多个电感器，所述多个电感器中的每个电感器被耦合至所述阻抗电路并且被耦合到多个非接地输出端子中的一个相应端子，<br>《未公开》 | 无对应内容。 | **论述**：目标专利中的“多个电感器”（如图4中的430-436）是CDS网络的关键元件，每个电感器一端连接至阻抗电路（通过公共节点），另一端连接至一个开关的输出端子（即非接地输出端子），其作用是当开关断开时，与开关的寄生电容形成并联谐振，以隔离该支路（见[0031]-[0033]段）。对比文件全文（包括说明书和附图）均未提及或使用任何“电感器”（インダクタ）。对比文件中用于补偿的元件是“容量素子”（电容器）或“抵抗素子”（电阻），其连接方式（如连接在栅极与高频端子或漏极之间）和功能（平衡阻抗对称性）均与目标专利的电感器有本质区别。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征C**：并且所述多个电感器中的每个电感器被并联耦合至多个开关中的对应开关，<br>《未公开》 | 无对应内容。 | **论述**：目标专利中，每个电感器（如430）与一个开关（如410）并联连接（见说明书[0030]段及图4）。对比文件中不存在“电感器”，因此也就不存在电感器与开关并联的结构。对比文件中存在开关（FET）与补偿电容或电阻串联或并联的结构（例如补偿电容并联在栅极与高频端子或漏极之间），但这与“电感器并联耦合至开关”的技术方案不同。本领域技术人员无法从对比文件中推理出该特征。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征D**：其中所述多个开关中的至少一个开关被配置为独立地被激活。<br>《隐含公开》 | [0014]段：“図１に示したスイッチ回路では、第１のスイッチ部２１が備える制御端子１１及び第２のスイッチ部２２が備える制御端子１２にハイレベルまたはロウレベルの制御信号を入力することで、第１のスイッチ部２１及び第２のスイッチ部２２のオン・オフを制御する。このとき、制御端子１１及び制御端子１２にハイレベルとロウレベルの２値の制御信号を相補入力すれば、第１の高周波端子１から入力された高周波信号を第２の高周波端子２または第３の高周波端子３から出力させることが可能であり...”<br>译：在图1所示的开关电路中，通过向第一开关部21所具有的控制端子11及第二开关部22所具有的控制端子12输入高电平或低电平的控制信号，来控制第一开关部21及第二开关部22的导通/关断。此时，若向控制端子11及控制端子12互补地输入高电平和低电平的二值控制信号，则能够将从第一高频端子1输入的高频信号从第二高频端子2或第三高频端子3输出... | **论述**：目标专利中，开关（如FET）的独立激活是指每个开关可以根据控制信号单独闭合或断开，以实现不同的天线配置（见[0022]段）。对比文件[0014]段明确描述了通过向不同的控制端子（11, 12）输入独立的控制信号，可以分别控制第一开关部21和第二开关部22的导通/关断。虽然这里描述的是控制一个“开关部”（由多个FET串联构成）的整体，但每个“开关部”的导通/关断状态是由其控制端子独立决定的。对于一个开关部内部的多个FET，它们通常被同一控制信号控制而同时动作。然而，“至少一个开关被配置为独立地被激活”这一宽泛的特征，可以被认为隐含公开于对比文件中至少两个开关部（21和22）能够被独立控制的事实。每个开关部可以视为一个功能开关单元，其激活是独立的。因此，本领域技术人员能够从对比文件中合理推断出开关可以被独立控制。 |
| **技术特征E**：还包括组合器，所述组合器响应于所述多个开关并且被配置为组合由所述多个开关中的所选开关输出的信号以产生组合信号。<br>《未公开》 | 无对应内容。 | **论述**：目标专利中的“组合器”（如图4中的450）用于将来自多个被选通（闭合）开关的信号进行合成，形成一个组合信号（见[0029], [0036]段）。这是CDS网络实现信号分配与合成功能的核心。对比文件描述的是一个SPDT或更一般的开关电路，其功能是在不同输入/输出端口之间选择性地路由信号（例如，将信号从端子1路由到端子2或端子3，见[0014]段），而不是将来自多个并行路径的信号进行组合。对比文件中没有描述任何用于合成多个并行路径信号的“组合器”结构或功能。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征F**：其中，每个开关被配置为选择性地使从所述阻抗电路接收的信号旁路相应的电感器并从所述开关的输入传播至所述开关的输出。<br>《未公开》 | 无对应内容。 | **论述**：目标专利中，当开关闭合时，信号直接通过开关（晶体管），而并联的电感器基本被旁路（见[0031], [0034]段）。这是利用开关的低导通电阻来实现低插入损耗的关键机制。对比文件中的开关（FET）在导通时，信号通过FET的沟道。然而，对比文件中不存在与开关并联的电感器，因此不存在“旁路相应的电感器”这一动作或配置。对比文件中与FET栅极连接的补偿电容或电阻，在FET导通时仍然存在于电路中，并不被“旁路”。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征G**：其中，所述多个开关中的每个开关包括晶体管，并且每个所述晶体管的大小基于标准被确定以充分平衡第一模式中的阻抗匹配与第二模式中的串联损耗。<br>《未公开》 | 无对应内容。 | **论述**：目标专利中明确规定了确定晶体管（开关）大小的标准，即平衡开关闭合（第一模式）时的阻抗匹配和开关断开（第二模式）时的串联损耗（插入损耗）（见[0032]段）。对比文件虽然涉及FET（晶体管）的使用，但其发明重点在于通过添加外部补偿元件（电容/电阻）来减少失真，并未提及为了平衡“阻抗匹配”和“串联损耗”而专门确定晶体管大小的任何标准或方法。对比文件中FET的大小（栅宽）主要是为了满足开关的导通电阻和功率处理能力等传统要求，而非目标专利所述的特定平衡标准。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征H**：其中，所述第一模式对应于闭合的开关，而所述第二模式对应于断开的开关。<br>《隐含公开》 | [0016]段：“...オン状態の信号パスに比べてオフ状態の信号パスが多くなるため、オフ状態の信号パスが非線形歪の主な発生源となる。”<br>译：...与导通状态的信号路径相比，关断状态的信号路径变多，因此关断状态的信号路径成为非线性失真的主要发生源。<br>[0050]段：“図６は図５に示した第１のスイッチ部２１が備える各ＦＥＴがオフ状態のときの等価回路を示している。”<br>译：图6示出了图5所示的第一开关部21所具有的各FET处于关断状态时的等效电路。 | **论述**：目标专利中明确区分了开关闭合（第一模式）和开关断开（第二模式）（见[0032]段）。对比文件[0016]段明确提到了“导通状态”（オン状態）和“关断状态”（オフ状態）的信号路径，并在[0050]段等地方多次使用“オフ状態”（关断状态）来描述FET的状态。因此，对比文件隐含了开关的两种基本操作模式：导通（闭合）和关断（断开），这与目标专利的第一模式和第二模式相对应。本领域技术人员能够毫无疑义地从对比文件中得出此对应关系。 |
| **技术特征I**：其中，所述多个电感器中的每个电感器的大小基于与所述多个开关的多个配置相关的标准被确定。<br>《未公开》 | 无对应内容。 | **论述**：目标专利中规定了确定每个电感器大小的标准，该标准基于所有可能的开关配置（例如，4开关CDS的16种配置），以在所有配置下保持合理的回波损耗和低插入损耗（见[0032]段）。对比文件中不存在“电感器”，因此自然不存在确定电感器大小的任何标准。对比文件中确定补偿电容或电阻值是为了平衡对地寄生电容或栅极电阻的影响以抑制失真，这与目标专利中为多模式CDS网络优化而确定电感器大小的目的和方法完全不同。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征J**：其中，所述多个电感器经由公共节点被耦合至所述阻抗电路，并且其中所述至少一个开关被配置为基于控制信号的值而被激活。<br>《未公开》 | 无对应内容。 | **论述**：该特征包含两部分：1) 多个电感器通过公共节点耦合至阻抗电路；2) 开关基于控制信号激活。对于第一部分，由于对比文件没有电感器，因此不存在电感器通过公共节点连接的结构。对于第二部分，对比文件中的开关（FET）确实基于控制信号（施加到栅极）而激活（见[0014]段）。然而，技术特征J是一个整体，其第一部分是核心且未被公开。因此，作为一个整体的技术特征J既未被直接公开，也未被隐含公开。 |
| **技术特征K**：其中，所述阻抗电路包括：第二电感器，被耦合至输入并被耦合至所述多个电感器<br>《未公开》 | 无对应内容。 | **论述**：目标专利的阻抗电路具体包括一个与输入串联的第二电感器（如图4中阻抗电路404包含的与输入串联的电感器）（见[0032]段）。对比文件中不存在这样的阻抗电路结构，也没有描述任何连接在输入端并与多个并联支路相连的电感器。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征L**：以及电容器，被耦合至所述输入并被耦合至地。<br>《未公开》 | 无对应内容。 | **论述**：目标专利的阻抗电路还包括一个连接在输入和地之间的电容器（如图4中阻抗电路404包含的接地的电容器）（见[0032]段）。该电容器与前述电感器共同构成匹配网络。对比文件中没有公开这种连接在输入端与地之间的电容器作为匹配网络的一部分。对比文件中存在耦合电容器（如91），但其作用是隔直而非阻抗匹配。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征M**：其中，所述多个电感器和所述多个开关形成分配和加和网络的第一级。<br>《未公开》 | 无对应内容。 | **论述**：目标专利中的CDS网络是一个多级结构（如第一级310，第二级320），用于可切换天线阵列（见[0021]-[0023]段）。技术特征M明确指出所述的电感器和开关形成该网络的第一级。对比文件仅涉及单个开关电路（如SPDT），用于信号路由选择，没有描述任何用于天线阵列的、具有多级结构的“分配和加和网络”。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征N**：其中，所述分配和加和网络的第二级包括第二多个开关，其中，所述第二级经由多个放大器被耦合至多个天线。<br>《未公开》 | 无对应内容。 | **论述**：该特征描述了CDS网络的多级结构、第二级开关、以及通过放大器连接到多个天线。对比文件完全没有涉及天线阵列、多级分配/合成网络、以及与天线之间的放大器耦合。其开关电路的端口（高频端子）是用于连接信号源或负载，而非特定地连接到多个天线。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征O**：其中，所述分配和加和网络的所述第一级以及所述分配和加和网络的所述第二级在被耦合至所述多个天线的发射路径和接收路径之间共享。<br>《未公开》 | 无对应内容。 | **论述**：目标专利强调了其CDS网络在发射和接收路径之间共享，从而节省面积（见[0027]段）。对比文件的开关电路可以用于切换发射和接收路径（见[0078]-[0080]段），但这是指整个SPDT开关用于选择连接天线到发射机或接收机，而不是指一个多级的分配/合成网络本身在发射和接收路径中被“共享”。对比文件没有公开目标专利那种复杂的、多级的、在收发路径中共享的无源网络结构。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征P**：其中，所述第一级、所述第二级和所述多个放大器在射频集成电路内。<br>《未公开》 | 无对应内容。 | **论述**：目标专利指出CDS网络、放大器等可以集成在RFIC中（见[0024]段）。对比文件涉及开关电路，可以制作在半导体装置上，但并未具体提及“射频集成电路(RFIC)”，也未提及将多级网络和放大器集成于其中的技术特征。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征Q**：其中，所述阻抗电路和所述多个电感器被包含到移动通信设备中。<br>《未公开》 | 无对应内容。 | **论述**：目标专利的整体系统应用于无线设备（如手机）（见[0013]-[0015], [0020]段）。技术特征Q是这一应用场景的具体限定。对比文件虽然可以用于无线通信设备，但其说明书并未明确将其开关电路描述为“包含到移动通信设备中”。该特征是对应用领域的限定，而对比文件并未公开这一具体的应用场景。因此，该技术特征既未被直接公开，也未被隐含公开。 |
<<<d>>>