对比文件名称：2019-08-09_CN104769718B_发明授权_CN104769718B 共享扩散标准单元架构
目标专利名称：232共享扩散标准单元架构CN104769718B
本次调用的模型名称：深度思考与严谨比对模型
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括跨所述单元延伸并且还延伸到所述单元外的N型扩散区域 《直接公开》 | [0022] 如图2所示，单元200包括扩散区域202...扩散区域202延伸超出单元边界(边缘)210...例如，上扩散区域202可以是P型扩散区域而下扩散区域202可以是N型扩散区域。 | 对比文件图2及[0022]段明确公开了单元包含扩散区域202，且该扩散区域202延伸超出单元边界210。同时，[0022]段明确指出“下扩散区域202可以是N型扩散区域”。因此，本领域技术人员可以毫无疑义地得出，单元包含跨单元延伸并延伸到单元外的N型扩散区域。该特征在对比文件中用于形成器件沟道，与目标专利中用于改善器件迁移率的作用实质相同。 |
| **技术特征B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域 《直接公开》 | [0022] 如图2所示，单元200包括扩散区域202...扩散区域202延伸超出单元边界(边缘)210...例如，上扩散区域202可以是P型扩散区域而下扩散区域202可以是N型扩散区域。 | 对比文件图2及[0022]段明确公开了单元包含扩散区域202，且该扩散区域202延伸超出单元边界210。同时，[0022]段明确指出“上扩散区域202可以是P型扩散区域”。因此，本领域技术人员可以毫无疑义地得出，单元包含跨单元延伸并延伸到单元外的P型扩散区域。该特征在对比文件中用于形成器件沟道，与目标专利中用于改善器件迁移率的作用实质相同。 |
| **技术特征C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件 《直接公开》 | [0022] 如图2所示，单元200包括...多晶线栅极206...；[0024] 应当注意，多晶线栅极206还耦合至信号线。 | 对比文件图2和[0022]段明确示出并描述了“多晶线栅极206”，根据本领域公知常识，多晶线栅极即为导电栅极。该栅极位于扩散区域202之上，用于创建有效的半导体器件（如晶体管）。[0024]段提到其耦合至信号线，进一步证实其作为有效器件栅极的功能。因此，该特征被直接公开。 |
| **技术特征D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处 《直接公开》 | [0022] 单元200包括...经结扎(tie-off)的虚设栅极208、未结扎的虚设栅极218...虚设栅极208和218被界定在单元边界210上；[0022] 经结扎的虚设栅极208和上(p型)扩散区域202的交叉形成第一虚设器件，而经结扎的虚设栅极208和下(n型)扩散区域202的交叉形成第二虚设器件。 | 对比文件明确公开了在单元相对的两侧边缘（图2中左边缘和右边缘）存在一对虚设栅极（208和218）。并且，虚设栅极208同时与P型（上）和N型（下）扩散区域交叉，形成虚设器件对。同样，虚设栅极218也必然布置在两种扩散区域之上（否则无法与邻接单元共享，见[0023]）。因此，虚设栅极对布置在单元相对边缘处，且每个都布置在两种扩散区域之上以形成虚设器件对的技术特征被直接公开。 |
| **技术特征E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件 《直接公开》 | [0022] 单元200包括...栅极结扎(导线)214；[0024] 在该侧上的虚设栅极208可以用栅极结扎(导线)214来结扎(例如，截止/停用)。更具体而言，虚设栅极208用一条结扎线214耦合至电源(PWR)并且用另一条结扎线214耦合至接地(GND)。 | 对比文件明确公开了“栅极结扎(导线)214”，其作用是将虚设栅极208（即虚设器件）耦合到电源(PWR)和接地(GND)以实现“结扎”（即停用/禁用）。因此，“至少一个第一导线被配置成将虚设器件对中的至少一个虚设器件耦合到供电源以禁用”这一技术特征被直接公开。 |
| **技术特征F**：其中所述供电源在所述单元的一侧上 《直接公开》 | [0024] 在单元200的一侧上提供电源(PWR)和接地源(GND)。...在一指单元架构中(诸如单元200)，因为电源仅在该单元的一侧上可用... | 对比文件[0024]段明确记载了“在单元200的一侧上提供电源(PWR)”以及“电源仅在该单元的一侧上可用”。这直接公开了供电源位于单元一侧的技术特征。 |
| **技术特征G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上 《直接公开》 | [0022] 图2示出...经结扎的虚设栅极208、未结扎的虚设栅极218；[0024] 如图2所示，栅极结扎214放置在单元200的左边缘上。 | 结合对比文件图2及[0022]、[0024]段可知，单元200有两个边缘（左和右），其中仅左边缘的虚设栅极208通过导线214（第一导线）被结扎（耦合到电源），而右边缘的虚设栅极218未被结扎。因此，“耦合到导线的虚设器件布置在单元的仅一个边缘上”这一特征被直接公开。 |
| **技术特征H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源 《直接公开》 | [0022] 单元200包括...未结扎的虚设栅极218；[0025] 在一指单元(诸如图2的单元200)中，可以通过使单元200与另一单元400的经结扎的虚设栅极416邻接来使在右边缘上的未结扎的虚设栅极218截止。 | 对比文件明确指出了在单元200的右边缘（即左边缘的相对边缘）存在“未结扎的虚设栅极218”。[0025]段说明该虚设栅极218需要依靠邻接单元的结扎栅极来截止，这反向证明了其本身不直接耦合到本单元一侧的供电源（PWR/GND）。因此，该特征被直接公开。 |
| **技术特征I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触 《直接公开》 | [0022] 栅极结扎214与经结扎的虚设栅极208以及限定在多晶线栅极206与经结扎的虚设栅极208之间的那部分扩散区域202两者接触。 | 对比文件[0022]段明确且清晰地描述了导线（栅极结扎214）同时与虚设栅极（208）以及位于有效栅极（多晶线栅极206）和该虚设栅极（208）之间的扩散区域部分接触。这与技术特征I的文字描述完全一致，属于直接公开。 |
| **技术特征J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极 《未公开》 | 无 | 对比文件图2及全文描述中，仅示出并描述了一个有效的“多晶线栅极206”。尽管存在多个“虚设栅极”，但技术特征J明确限定的是“导电栅极”，根据说明书上下文，此处的“导电栅极”指代用于创建半导体器件（即有效器件）的栅极，而非虚设栅极。对比文件未公开在每个扩散区域之上存在“多个”这样的有效导电栅极。因此，该特征未被公开。 |
| **技术特征K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头 《未公开》 | [0022] 如图2所示，单元200包括扩散区域202、输出接头(tab)204、多晶线栅极206... | 对比文件虽然公开了“输出接头204”，但如图2所示，该输出接头204位于多晶线栅极206和虚设栅极208之间。由于技术特征K依赖于特征J，要求输出接头布置在“多个导电栅极之间”。而对比文件仅公开了一个有效导电栅极（206），因此“多个导电栅极之间”这一相对位置关系未被公开。即使将虚设栅极也视为“导电栅极”，输出接头204位于一个有效栅极和一个虚设栅极之间，而非“多个导电栅极”（通常指多个有效栅极）之间，该特定结构也未被公开。 |
| **技术特征L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联 《直接公开》 | [0024] 因为多晶线切割掩模212把该单元(包括虚设栅极208)分成PMOS区和NMOS区，因此虚设栅极208耦合至电源(PWR)和接地(GND)二者。...通过把其中一条栅极结扎线214连结至接地(GND)并且把其中另一条栅极结扎线214连接至电源(PWR)来使经结扎的虚设栅极208的PMOS和NMOS部分(即，经切割的虚设多晶线)截止。 | 对比文件[0024]段明确指出，由于多晶线切割掩模212的作用，虚设栅极（如208）被切割成分别与PMOS区（对应P型扩散）和NMOS区（对应N型扩散）相关联的部分，即“PMOS和NMOS部分”，并称之为“经切割的虚设多晶线”。这直接公开了每个虚设栅极包含经切割的、分别与P型和N型扩散区域相关联的部分。 |
| **技术特征M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分 《直接公开》 | [0022] 经结扎的虚设栅极208和上(p型)扩散区域202的交叉形成第一虚设器件，而经结扎的虚设栅极208和下(n型)扩散区域202的交叉形成第二虚设器件。 | 对比文件[0022]段明确说明，虚设栅极208与P型扩散区域交叉形成（第一）虚设器件，与N型扩散区域交叉形成（第二）虚设器件。结合[0024]段虚设栅极被切割成PMOS和NMOS部分，可以毫无疑义地得出，切割后的PMOS部分（与P型扩散相关联）形成P型虚设器件的一部分，NMOS部分（与N型扩散相关联）形成N型虚设器件的一部分。因此，该特征被直接公开。 |
| **技术特征N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件 《直接公开》 | [0024] 虚设栅极208用一条结扎线214耦合至电源(PWR)并且用另一条结扎线214耦合至接地(GND)。 | 对比文件[0024]段明确记载，虚设栅极208通过“另一条结扎线214”耦合到接地(GND)。这条导线就是用于将虚设器件耦合到接地以使其禁用的“第二导线”。因此，该附加技术特征被直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<L>>><<<M>>><<<N>>>