对比文件名称：2014-05-08_US2014124868A_发明申请_US20140124868A1 SHARED-DIFFUSION STANDARD CELL ARCHITECTURE
目标专利名称：232共享扩散标准单元架构CN104769718B
本次调用的模型名称：专利创造性评估模型
根据您的要求，我已仔细阅读并分析了目标专利与对比文件。现创建特征比对表格如下：
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A**：包括跨所述单元延伸并且还延伸到所述单元外的N型扩散区域《直接公开》 | [0005] “The cell includes an N-type diffusion area extending across the cell and also outside of the cell” | 对比文件摘要部分明确公开了单元包括跨单元延伸并延伸到单元外的N型扩散区域。该特征在对比文件中用于形成MOS器件的源/漏区，其作用与目标专利中“N型扩散区域”用于形成半导体器件（如NMOS晶体管）的作用相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域《直接公开》 | [0005] “a P-type diffusion area extending across the cell and also outside of the cell” | 对比文件摘要部分明确公开了单元包括跨单元延伸并延伸到单元外的P型扩散区域。该特征在对比文件中用于形成MOS器件的源/漏区，其作用与目标专利中“P型扩散区域”用于形成半导体器件（如PMOS晶体管）的作用相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件《直接公开》 | [0005] “The cell also includes a polyline above each diffusion area to create a semiconductive device.” | 对比文件摘要部分明确公开了在每个扩散区域之上的多晶线（polyline，即导电栅极），以创建半导体器件。该特征在对比文件中用于形成功能性晶体管（例如图2中的206），其作用与目标专利中“导电栅极”用于创建半导体器件的作用完全相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处《直接公开》 | [0005] “The cell further includes a pair of dummy polylines, each dummy polyline disposed above the N-type diffusion area and the P-type diffusion area to create a pair of dummy devices. The pair of dummy polylines are disposed at opposite edges of the cell.” | 对比文件摘要部分明确公开了位于单元相对边缘的一对虚设多晶线（即虚设栅极），每个都布置在N型和P型扩散区域之上以创建一对虚设器件。该特征在对比文件中用于在单元边缘定义潜在的有效器件并将其停用，其作用与目标专利中“虚设栅极对”用于定义并随后禁用边缘器件的作用相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件《直接公开》 | [0005] “The cell also has a conductive line configured to couple one of the dummy devices to power, disabling the dummy device.” | 对比文件摘要部分明确公开了配置为将虚设器件之一耦合到电源（power）以禁用它的一条导线（conductive line）。该特征在对比文件中的作用是停用单元边缘的潜在有效器件，防止其影响电路功能，与目标专利中“第一导线”的作用完全相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **F**：其中所述供电源在所述单元的一侧上《直接公开》 | [0019] “The cell 200 may be referred to as a one finger cell and typically has a power supply on one side of the cell 200.” | 对比文件说明书[0019]段明确描述了在一指单元（one finger cell）架构中，电源（power supply）在单元的一侧上。该描述对应于目标专利中“供电源在所述单元的一侧上”的特征。该特征在对比文件中定义了电源布局，决定了哪一侧的虚设栅极可以被结扎，其作用与目标专利中相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上《直接公开》 | 结合[0019]段“A power supply (PWR) and a ground source (GND) are provided on one side of the cell 200. Thus, dummy gates 208 on that side can be tied off...” 及图2所示。 | 对比文件[0019]段结合图2明确指出，在一指单元200中，电源（PWR）和地（GND）在单元一侧（左侧），因此该侧的虚设栅极208（即耦合到导线的虚设器件）可以被结扎。图2明确显示结扎的虚设栅极208在左侧，而未结扎的虚设栅极218在右侧。这直接公开了被结扎（即耦合到导线）的虚设器件仅布置在单元的一个边缘上。该特征在对比文件中是单元不对称架构（asymmetrical architecture）的体现，其作用与目标专利中相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源《直接公开》 | [0019] “As shown in FIG. 2, the gate tie offs 214 are placed on the left edge of the cell 200.” 及图2中右侧虚设栅极218未被结扎。 | 对比文件图2明确显示，在单元200的右侧边缘（即左侧结扎边缘的相对边缘）上存在虚设栅极218，并且该虚设栅极218没有通过导线214连接到电源（PWR）或地（GND），即“un-tied off dummy gate 218”（[0019]段）。这直接公开了在相对边缘上的虚设器件不耦合至该侧电源。该特征在对比文件中对应于未被立即结扎的虚设栅极，需要通过邻接单元来结扎，其作用与目标专利中描述一致。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触《直接公开》 | [0019] “The gate tie offs 214 are in contact with both the tied off dummy gate 208 and the portion of the diffusion areas defined between the polyline gate 206 and the tied off dummy gate 208.” | 对比文件[0019]段明确描述了导线（gate tie offs 214）同时与结扎的虚设栅极208以及限定在多晶线栅极（polyline gate 206，即导电栅极）与结扎的虚设栅极208之间的扩散区域部分相接触。该特征在对比文件中的作用是实现电连接以停用虚设器件，其接触方式与目标专利中描述的技术特征完全相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极《隐含公开》 | 图3示出了对称单元300，其中包含多个多晶线栅极（polylines gates）306。虽然图2的一指单元200仅显示了一个导电栅极206，但本领域技术人员公知，标准单元（包括一指单元）可以包含多个导电栅极以实现更复杂的逻辑功能。对比文件图3的对称单元明确公开了多个导电栅极306。因此，对于“在每个扩散区域之上的至少一个导电栅极”这一上位概念，对比文件图3已经公开了其包含“多个导电栅极”的下位实施方式。根据本领域技术人员的常识，图2所示的单个栅极结构是图3所示多个栅极结构的简化或特例，在标准单元库设计中，根据电路需求设置单个或多个栅极是常规选择。因此，本领域技术人员能够从对比文件公开的“导电栅极”概念中，合理推断出它可以包括“多个导电栅极”这一技术方案。 | 虽然对比文件图2所示的一指单元200仅展示了一个导电栅极206，但对比文件全文（特别是[0005]段）并未将“导电栅极/多晶线”限定为仅有一个。图3公开的对称单元300明确具有多个导电栅极306。本领域技术人员熟知，标准单元可以根据其实现的逻辑功能（如反相器、与非门等）具有不同数量的晶体管，从而对应不同数量的栅极。目标专利说明书[0020]段也提到“多晶线栅极206”，并未限定数量，权利要求中的“至少一个”包含了“一个”和“多个”的情况。对比文件已经公开了“多个导电栅极”的实施例（图3），且该特征在对比文件中的作用与目标专利中相同，即构成单元内的有效功能晶体管。因此，本领域技术人员在阅读对比文件后，完全有可能根据电路设计需要，合理推断出在扩散区域之上设置“多个导电栅极”的技术方案。这属于隐含公开。 |
| **K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头《直接公开》 | [0019] “As illustrated in FIG. 2, the cell 200 includes diffusion areas 202, an output tab 204...” 及图2、3中输出接头（output tab）204/304位于多晶线栅极206/306之间。 | 对比文件[0019]段明确将“输出接头（output tab）”列为单元200的组成部分，并在图2和图3中清晰地显示出输出接头204/304位于多晶线栅极（即导电栅极）206/306之间。该特征在对比文件中用于实现单元内部信号的输出连接，其作用与目标专利中“输出接头”的作用相同。虽然图2中仅有一个导电栅极206，但输出接头204位于该栅极与虚设栅极之间，这符合“在多个导电栅极之间”的广义理解（即至少两个栅极结构之间）。图3则更明确地显示了输出接头在多个导电栅极之间。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联《直接公开》 | [0019] “The dummy gate 208 is coupled to both the power supply (PWR) and ground (GND) because the polyline cut masks 212 separate the cell (including the dummy gate 208), into PMOS and NMOS regions.” 及图2中虚设栅极208被切割掩模212分割。 | 对比文件[0019]段明确说明，由于多晶线切割掩模（polyline cut masks）212将单元（包括虚设栅极208）分割成PMOS和NMOS区域，因此虚设栅极208被耦合到电源和地。这意味着一个物理上的虚设栅极（如208）被切割成了分别与P型（PMOS）扩散区域和N型（NMOS）扩散区域相关联的两部分。这直接公开了“经切割的虚设栅极对”以及每个经切割的部分与特定类型扩散区域相关联的特征。该特征在对比文件中的作用是实现对PMOS和NMOS部分分别进行电源/地结扎，其作用与目标专利中相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分《直接公开》 | [0019] “The intersection of the tied off dummy gate 208 and the upper (p-type) diffusion area 202 form a first dummy device and the intersection of the tied off dummy gate 208 and the lower (n-type) diffusion area 202 form a second dummy device.” | 对比文件[0019]段明确描述了被结扎的虚设栅极208与上部的P型扩散区域的交叉形成第一虚设器件，与下部的N型扩散区域的交叉形成第二虚设器件。结合前述特征L中虚设栅极被切割的描述，可以明确，经切割后的虚设栅极的每一部分（与P型扩散区域交叉的部分和与N型扩散区域交叉的部分）分别形成了P型虚设器件和N型虚设器件的一部分。该特征在对比文件中是构成虚设器件对的具体方式，其作用与目标专利中相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件《直接公开》 | [0019] “...the dummy gate 208 is coupled to the power supply (PWR) with one tie off 214 and is coupled to ground (GND) with another tie off 214.” | 对比文件[0019]段明确说明，虚设栅极208通过一条结扎线（tie off）214耦合到电源（PWR），并通过另一条结扎线214耦合到地（GND）。这里的“另一条结扎线214”即对应于目标专利中的“至少一个第二导线”，其作用是将虚设器件（具体是其中的NMOS部分）耦合到接地（GND）以实现禁用。该特征在对比文件中的作用与目标专利中“第二导线”的作用完全相同，都是通过连接到地电位来确保虚设器件被完全关断。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<K>>><<<L>>><<<M>>><<<N>>><<<j>>>