对比文件名称：2008-11-20_US2008283871A_发明申请_US20080283871A1 SEMICONDUCTOR INTEGRATED CIRCUIT
目标专利名称：232共享扩散标准单元架构CN104769718B
模型名称：本次调用未指定具体模型名称。
特征比对表格：
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A**：包括：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域《隐含公开》 | [0052]：“the standard cell 1 includes... an n-type MOS transistor which has second diffused regions 5...” <br> [0070]：“since the dummy MOS transistors are provided on the borderlines of the standard cell, the diffused regions can be formed continuously from the other standard cells adjacent to the diffused regions.” | 对比文件公开了标准单元包含第二扩散区域（second diffused regions 5），其为N型MOS晶体管的组成部分（见[0052]）。对比文件进一步指出，由于虚设晶体管被设置在单元边界上，扩散区域可以从相邻的标准单元连续形成（见[0070]）。这意味着本领域技术人员能够合理推断，为了实现这种连续性，N型扩散区域必然需要跨本单元延伸并延伸到单元边界之外，以便与相邻单元的对应扩散区域连接。因此，该技术特征被对比文件隐含公开。 |
| **B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域《隐含公开》 | [0052]：“the standard cell 1 includes a p-type MOS transistor 4 which has first diffused regions 2...” <br> [0070]：“since the dummy MOS transistors are provided on the borderlines of the standard cell, the diffused regions can be formed continuously from the other standard cells adjacent to the diffused regions.” | 对比文件公开了标准单元包含第一扩散区域（first diffused regions 2），其为P型MOS晶体管的组成部分（见[0052]）。结合对比文件关于扩散区域可以从相邻单元连续形成的教导（见[0070]），本领域技术人员能够合理推断，P型扩散区域同样需要跨本单元延伸并延伸到单元边界之外，以实现与相邻单元的连续。因此，该技术特征被对比文件隐含公开。 |
| **C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件《直接公开》 | [0052]：“a p-type MOS transistor 4 which has first diffused regions 2 and a first gate electrode 3” <br> [0052]：“an n-type MOS transistor... which has second diffused regions 5 and a second gate electrode 6” | 对比文件明确公开了在P型扩散区域（first diffused regions 2）之上设置有第一栅电极（first gate electrode 3），以形成p型MOS晶体管4；在N型扩散区域（second diffused regions 5）之上设置有第二栅电极（second gate electrode 6），以形成n型MOS晶体管8。栅电极即为导电栅极。该特征被对比文件文字直接、明确地公开。 |
| **D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处《直接公开》 | [0056]：“dummy p-type MOS transistors 10a and 10b... The dummy p-type MOS transistors 10a and 10b include third gate electrodes 9a and 9b which are disposed on the second borderlines 100b so as to be adjacent to the first diffused regions 2...” <br> [0061]：“dummy n-type MOS transistors 12a and 12b... The dummy n-type MOS transistors 12a and 12b have fourth gate electrodes 11a and 11b disposed on the second borderlines 100b so as to be adjacent to the second diffused regions 5...” <br> (结合图1，第二边界线100b位于单元左右两侧) | 对比文件公开了在单元两侧的第二边界线100b上布置有第三栅电极9a、9b（对应P型虚设器件）和第四栅电极11a、11b（对应N型虚设器件）。这些栅电极分别布置在P型扩散区域2和N型扩散区域5之上（通过“相邻于”的表述及附图可知其交叠关系），从而创建了虚设晶体管对（10a/10b, 12a/12b）。这些虚设栅极成对地布置在单元的相对（左、右）边缘处。该特征被对比文件直接公开。 |
| **E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件《直接公开》 | [0058]：“The third gate electrodes 9a and 9b of the dummy p-type MOS transistors 10a and 10b are connected to the power supply wiring via first contacts 13a and 13b... Therefore, a power supply potential VDD is applied to the third gate electrodes 9a and 9b so as to turn off the dummy p-type MOS transistors 10a and 10b.” <br> [0063]：“The fourth gate electrodes 11a and 11b of the dummy n-type MOS transistors 12a and 12b are connected to the ground wiring 102 via second contacts 14a and 14b... Therefore, a ground potential GND is applied to the fourth gate electrodes 11a and 11b so as to turn off the dummy n-type MOS transistors 12a and 12b.” | 对比文件明确公开了通过第一接触13a、13b（可视为导线的一部分或导线的连接点）将虚设p型MOS晶体管的栅极连接到电源布线101，以施加VDD电压从而关闭（turn off）该虚设器件；以及通过第二接触14a、14b将虚设n型MOS晶体管的栅极连接到接地布线102，以施加GND电压从而关闭该虚设器件。“关闭（turn off）”与“禁用”在本领域具有相同的含义。因此，将虚设器件耦合到电源（VDD或GND）以禁用该器件的技术特征被直接公开。 |
| **F**：其中所述供电源在所述单元的一侧上《直接公开》 | [0053]：“the p-type MOS transistor 4 has the source connected to power supply wiring 101 via a contact 2a” <br> [0054]：“The n-type MOS transistor 8 has the source connected to ground wiring 102 via a contact 5a” <br> (结合图1，电源布线101和接地布线102均布置在单元的上侧) | 对比文件的附图1清晰地显示，电源布线（VDD）101和接地布线（GND）102水平地布置在标准单元的上侧区域。文字部分也描述了p型和n型MOS晶体管的源极分别通过接触2a、5a连接到这些布线。这明确公开了供电源（包括电源和接地）位于单元的一侧（上侧）。 |
| **G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上《未公开》 | 对比文件公开的实施例（如图1所示）中，在单元的左右两个边缘（第二边界线100b）上均布置有虚设栅极（9a/9b, 11a/11b），并且这些虚设栅极均通过接触（13a/13b, 14a/14b）连接到电源或接地布线（见[0058], [0063]）。 | 目标专利的该特征限定了“不对称架构”，即仅在一个边缘上的虚设器件被耦合（结扎）。对比文件公开的是一种“对称架构”，其在单元的两个相对边缘上都设置有虚设器件，并且这些虚设器件都被连接到电源或地以被禁用。对比文件没有公开或暗示仅在一个边缘上的虚设器件被连接，而在另一个边缘上的不连接。因此，该特征未被对比文件公开。 |
| **H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源《未公开》 | 如特征G所述，对比文件公开的架构中，两个边缘上的虚设器件均被耦合至电源或接地（VDD或GND）。 | 该特征是与特征G相对应的限定，描述了在“不对称架构”中，相对边缘上的虚设器件不被耦合。对比文件公开的是“对称架构”，所有边缘上的虚设器件均被耦合。因此，该特征未被对比文件公开。 |
| **I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触《未公开》 | 对比文件中描述了导线（通过接触13a、13b等）连接到虚设栅极的端部（例如[0058]：“first contacts 13a and 13b that are connected to the ends of the third gate electrodes 9a and 9b”），但并未提及或显示该导线还与栅极之间的扩散区域部分接触。 | 目标专利的该特征是一种特定的布局连接方式，如图2中的栅极结扎214同时接触虚设栅极208和扩散区域202。对比文件公开的连接方式是通过接触孔将上层金属布线（导线）与下层栅极（多晶硅）的端部连接，这是标准做法。对比文件没有公开导线还需要同时与栅极之间的扩散区域接触这种特定结构。因此，该特征未被对比文件公开。 |
| **J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极《直接公开》 | [0140]：“the standard cell 501 includes a first p-type MOS transistor 4a which has first diffused regions 502a and 502b and a first gate electrode 3a and a second p-type MOS transistor 4b which has the first diffused region 502b, a first diffused region 502c, and a first gate electrode 3b.” <br> [0141]：“the standard cell 501 includes a first n-type MOS transistor 8a which has second diffused regions 505a and 505b and a second gate electrode 6a and a second n-type MOS transistor 8b which has the second diffused region 505b, a second diffused region 505c, and a second gate electrode 6b.” | 对比文件在第六实施例（图7，两输入NAND电路）中明确公开了在P型扩散区域之上有多个（两个）第一栅电极3a、3b，在N型扩散区域之上有多个（两个）第二栅电极6a、6b。这直接对应于“在每个扩散区域之上的多个导电栅极”。因此，该特征被对比文件直接公开。 |
| **K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头《隐含公开》 | [0143]：“the first and second p-type MOS transistors 4a and 4b have ... the drains connected to an output Z via a contact 2b” <br> [0145]：“The second n-type MOS transistor 8b has the drain connected to the output Z and the drains of the first and second p-type MOS transistors 4a and 4b via the contact 5b” <br> (结合图7，输出Z的连接点位于两个栅电极3a/3b和6a/6b之间的区域) | 对比文件公开了在多个栅电极（例如3a和3b，6a和6b）之间的区域，设置有输出Z的连接接触（2b，5b）。虽然对比文件未使用“输出接头（output tab）”这一术语，但本领域技术人员能够理解，为了实现输出功能，在多个晶体管栅极之间的扩散区域上设置金属接触或接头是常规且必要的布局手段。图7清楚显示了该连接结构位于栅极之间。因此，该特征被对比文件隐含公开。 |
| **L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联《未公开》 | 对比文件中，虚设p型MOS晶体管（10a, 10b）和虚设n型MOS晶体管（12a, 12b）是分开的、独立的器件，分别具有自己的栅极（9a/9b, 11a/11b）。 | 目标专利的“经切割的虚设栅极”特指一个连续的虚设多晶线被切割掩模分隔成分别与P型和N型扩散区域相关联的两部分（见说明书[0024]）。对比文件公开的是完全独立的虚设P管和虚设N管，它们的栅极在物理上是分离的，并非由一个栅极切割而成。因此，该特征未被对比文件公开。 |
| **M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分《未公开》 | 该特征是对特征L的进一步限定。由于特征L（经切割的虚设栅极）未被公开，因此该特征也未被公开。 | 该特征依赖于特征L中“经切割的虚设栅极”的存在。既然对比文件未公开这种经切割的虚设栅极结构，那么该特征自然也未公开。 |
| **N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件《直接公开》 | [0063]：“The fourth gate electrodes 11a and 11b of the dummy n-type MOS transistors 12a and 12b are connected to the ground wiring 102 via second contacts 14a and 14b... Therefore, a ground potential GND is applied to the fourth gate electrodes 11a and 11b so as to turn off the dummy n-type MOS transistors 12a and 12b.” | 对比文件明确公开了通过第二接触14a、14b（可视为第二导线的一部分或连接点）将虚设n型MOS晶体管的栅极连接到接地布线102，以施加GND电位从而关闭（禁用）该虚设器件。这直接公开了“将虚设器件耦合到接地以禁用”的技术特征。 |
<<<C>>><<<D>>><<<E>>><<<F>>><<<J>>><<<N>>><<<a>>><<<b>>><<<k>>>