**对比文件名称：** 2014-09-16_US8836040B_发明授权_US08836040B2 Shared-diffusion standard cell architecture
**目标专利名称：** 共享扩散标准单元架构CN104769718B
**本次调用的模型名称：** 专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A：** 包括跨所述单元延伸并且还延伸到所述单元外的N型扩散区域《直接公开》 | [0005] "...the cell includes an N-type diffusion area extending across the cell and also outside of the cell..." | 对比文件[0005]段明确公开了单元包括跨单元延伸并延伸到单元外的N型扩散区域。该特征在对比文件中的作用与目标专利相同，都是用于形成具有改善性能的半导体器件，属于直接公开。 |
| **特征B：** 跨所述单元延伸并且还延伸到所述单元外的P型扩散区域《直接公开》 | [0005] "...the cell includes... a P-type diffusion area extending across the cell and also outside of the cell." | 对比文件[0005]段明确公开了单元包括跨单元延伸并延伸到单元外的P型扩散区域。该特征在对比文件中的作用与目标专利相同，与N型扩散区域共同构成形成PMOS和NMOS器件的区域，属于直接公开。 |
| **特征C：** 在每个扩散区域之上的至少一个导电栅极，以创建半导体器件《直接公开》 | [0005] "The cell also includes a polyline above each diffusion area to create a semiconductive device."； [0019] 图2示出了位于扩散区域202之上的多晶线栅极206。 | 对比文件[0005]段和[0019]段结合图2明确公开了在每个扩散区域之上设置多晶线（即导电栅极），以创建半导体器件。该特征在对比文件中的作用与目标专利相同，用于形成有效晶体管器件，属于直接公开。 |
| **特征D：** 虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处《直接公开》 | [0005] "The cell further includes a pair of dummy polylines, each dummy polyline disposed above the N-type diffusion area and the P-type diffusion area to create a pair of dummy devices. The pair of dummy polylines are disposed at opposite edges of the cell." | 对比文件[0005]段明确公开了虚设多晶线（即虚设栅极）对，每个虚设栅极布置在N型和P型扩散区域之上以创建虚设器件对，且该对虚设栅极布置在单元的相对边缘处。该特征在对比文件中的作用与目标专利相同，用于在单元边缘形成潜在的但需被禁用的器件，属于直接公开。 |
| **特征E：** 以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件《直接公开》 | [0005] "The cell also has a conductive line configured to couple one of the dummy devices to power, disabling the dummy device."； [0019] "...dummy gates 208 on that side can be tied off (e.g., turned off/deactivated) with gate tie offs (conductive lines) 214."； [0020] 图2示出了栅极结扎（导线）214。 | 对比文件[0005]、[0019]段及图2明确公开了导线（gate tie offs 214）被配置为将虚设器件（如虚设栅极208）耦合到电源以禁用它。该特征在对比文件中的作用与目标专利完全相同，都是通过连接到电源电位来使虚设器件截止（禁用），属于直接公开。 |
| **特征F：** 其中所述供电源在所述单元的一侧上《直接公开》 | [0020] "A power supply (PWR) and a ground source (GND) are provided on one side of the cell 200." | 对比文件[0020]段明确说明了电源和接地源被提供在单元的一侧上。结合图2，这对应于单元200这种“一指单元”（one finger cell）架构。该特征在对比文件中的作用与目标专利中限定“供电源在单元一侧”的作用相同，用于解释为何只有一侧的虚设栅极被直接结扎，属于直接公开。 |
| **特征G：** 其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上《直接公开》 | [0020] "...in a one finger cell architecture, such as the cell 200, the gate tie offs 214 are placed on one edge of the cell..."； 图2示出栅极结扎214仅连接了左侧的虚设栅极208。 | 对比文件[0020]段及图2明确示出和描述了在一指单元（cell 200）中，栅极结扎（即第一导线）仅被放置在单元的一个边缘上，用于结扎该边缘上的虚设栅极208。这与特征G“耦合到第一导线的虚设器件布置在单元的仅一个边缘上”完全一致，属于直接公开。 |
| **特征H：** 并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源。《直接公开》 | [0019] 图2示出了未结扎的虚设栅极218在单元200的右侧边缘； [0020] "dummy gates 208 on that side can be tied off..."; 结合上下文可知，另一侧（右侧）的虚设栅极218未被结扎。 | 对比文件图2明确显示了在单元200的右侧边缘存在一个未结扎的虚设栅极218。结合[0020]段关于“在该侧上”的虚设栅极可以被结扎的描述，本领域技术人员能够直接且毫无疑义地确定，在相对边缘（右侧）的虚设器件218并未像左侧的虚设器件208那样被耦合到同一侧的供电源。该特征在对比文件中的作用与目标专利中描述的“不对称单元”架构一致，属于直接公开。 |
| **特征I：** 其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触《直接公开》 | [0019] "The gate tie offs 214 are in contact with both the tied off dummy gate 208 and the portion of the diffusion areas defined between the polyline gate 206 and the tied off dummy gate 208." | 对比文件[0019]段明确公开了栅极结扎（第一导线）214与经结扎的虚设栅极208以及限定在多晶线栅极（导电栅极）206与经结扎的虚设栅极208之间的扩散区域部分两者接触。该描述与特征I的文字完全一致，属于直接公开。 |
| **特征J：** 其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极《直接公开》 | [0025] 图3示出了对称单元300，其中扩散区域303之上有多个多晶线栅极306。 [0025] 段描述了该对称单元（two finger cell architecture）。 | 对比文件[0025]段及图3公开了“两指单元”（对称单元）300，其中在扩散区域之上存在多个多晶线栅极306。尽管目标专利图2的一指单元仅示出一个导电栅极，但权利要求中特征J的表述为“包括多个导电栅极”，并未限定单元必须只有一个。对比文件公开的对称单元架构满足此特征。该特征在对比文件中的作用与目标专利中形成多个有效器件的作用相同，属于直接公开。 |
| **特征K：** 并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头《直接公开》 | [0025] 图3示出了输出接头304布置在多个多晶线栅极306之间。 [0019] 图2也示出了输出接头204。 | 对比文件图2和图3均明确示出了“输出接头”（output tab）204/304，且图3中输出接头304位于多个多晶线栅极306之间。该特征在对比文件中的作用与目标专利中用于信号输出的作用相同，属于直接公开。 |
| **特征L：** 其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联《直接公开》 | [0020] "The dummy gate 208 is coupled to both the power supply (PWR) and ground (GND) because the polyline cut masks 212 separate the cell (including the dummy gate 208), into PMOS and NMOS regions." | 对比文件[0020]段明确解释了由于多晶线切割掩模212将单元（包括虚设栅极208）分隔成PMOS和NMOS区域，因此虚设栅极208被连接到电源和接地两者。这意味着虚设栅极208本身被“切割”成了分别与P型扩散区域（PMOS区）和N型扩散区域（NMOS区）相关联的两部分，即形成了“经切割的虚设栅极对”。这与特征L的描述完全对应，属于直接公开。 |
| **特征M：** 其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分《隐含公开》 | 同上[0020]段。 | 对比文件[0020]段公开了虚设栅极208被切割掩模分隔，一部分在PMOS区，一部分在NMOS区。本领域技术人员公知，在PMOS区（P型扩散区域上）的栅极部分会形成P型（PMOS）虚设器件，在NMOS区（N型扩散区域上）的栅极部分会形成N型（NMOS）虚设器件。因此，根据对比文件公开的“经切割的虚设栅极”分别与P型和N型扩散区域相关联这一事实，可以合理且毫无疑义地推断出，每个被切割的部分（即经切割的虚设栅极）形成对应类型的虚设器件的一部分。该特征在对比文件中的作用与目标专利中相同，属于隐含公开。 |
| **特征N：** 其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件《直接公开》 | [0020] "...the dummy gate 208 is coupled to the power supply (PWR) with one tie off 214 and is coupled to ground (GND) with another tie off 214."； 图2示出连接到虚设栅极208的两条栅极结扎线214。 | 对比文件[0020]段及图2明确公开了使用两条栅极结扎线（导线）214，一条将虚设栅极208连接到电源（PWR），另一条将其连接到接地（GND）。连接到接地的这条导线即为特征N所述的“第二导线”，其作用同样是为了禁用虚设器件。这与特征N的描述完全一致，属于直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<K>>><<<L>>><<<N>>><<<m>>>