返回项目页面
对比文件列表
1999-08-31_US5945741A_发明授权_US5945741A Semiconductor chip housing having a reinforcing plate_+++A_C_E_M_N_O_P_U_W_X_b_d_f_g_h_t_y_z+++.docx
2026-03-19 22:59
2000-10-24_US6137178A_发明授权_US6137178A Semiconductor metalization system and method_+++A_B_C_D_F_G_H_T_Z_j_l+++.docx
2026-03-19 22:59
2000-10-27_CA2305977A_发明专利_CA2305977A1 CONNECTION METHOD AND STRUCTURE TO PRINTED CIRCUIT BOARD_+++A_B_D_F_H_P_Q_T_Z_c_g_u+++.docx
2026-03-19 22:59
2003-05-27_US6570258B_发明授权_US06570258B2 Method for reducing capacitive coupling between conductive lines_+++A_B_C_D_F_G_H_T_Z+++.docx
2026-03-19 22:59
2003-10-28_US6638863B_发明授权_US06638863B2 Electropolishing metal layers on wafers having trenches or vias with dummy structures_+++A_b_d_f_h_o_q_t_x_z+++.docx
2026-03-19 22:59
2006-01-31_US6992394B_发明授权_US06992394B2 Multi-level conductive lines with reduced pitch_+++B_C_D_F_G_H_Z_q+++.docx
2026-03-19 22:59
2010-01-14_US2010009554A_发明申请_US20100009554A1 Microelectronic interconnect element with decreased conductor spacing_+++A_B_D_F_H_M_N_O_P_Q_T_U_Z_j_l+++.docx
2026-03-19 22:59
2010-01-14_WO2010005592A_发明申请_WO2010005592A2 MICROELECTRONIC INTERCONNECT ELEMENT WITH DECREASED CONDUCTOR SPACING_+++A_D_H_L_M_N_O_P_Q_T_U_Z_b_i_j+++.docx
2026-03-19 22:59
2010-01-19_US7649749B_发明授权_US07649749B2 Wiring substrate, semiconductor device, and method of manufacturing the same_+++A_B_D_F_P_Q_T_c_g_i_r+++.docx
2026-03-19 22:59
2010-06-17_US2010147560A_发明申请_US20100147560A1 WIRING BOARD AND METHOD OF MANUFACTURING THE SAME_+++A_M_N_O_P_Q_T_Y_Z_b_d_f_r_s_u_x+++.docx
2026-03-19 22:59
2010-06-24_JP2010141204A_发明专利_JP2010141204A Wiring board and method of manufacturing the same_+++A_B_D_F_H_P_Q_Z_y+++.docx
2026-03-19 22:59
2011-03-22_US7911037B_发明授权_US07911037B1 Method and structure for creating embedded metal features_+++A_B_D_F_H_K_T_U_W_Z_c_e_f_g_h_i_j_l_m_n_p_q_r_s_y+++.docx
2026-03-19 22:59
2011-04-15_KR1020110039337A_发明公开_KR1020110039337A 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법_+++A_L_M_N_O_P_Q_T_U_X_Y_Z_b_d_f_h_j_r_w+++.docx
2026-03-19 22:59
2011-11-04_JP2011527830A_发明专利_JP2011527830A Microelectronic interconnect elements which the conductor gap has been reduced_+++A_B_F_P_Q_i_j_k_l_r_s+++.docx
2026-03-19 22:59
2012-07-19_US2012181690A_发明申请_US20120181690A1 Semiconductor Device Having Vertically Offset Bond on Trace Interconnects on Recessed and Raised Bond Fingers_+++A_B_D_P+++.docx
2026-03-19 22:59
2012-09-12_JP5026400B_发明专利_JP5026400B2 Wiring board and a method of manufacturing the same_+++A_P_Q_Z_b_d_h+++.docx
2026-03-19 22:59
2003-10-28_US6638863B_发明授权_US06638863B2 Electropolishing metal layers on wafers having trenches or vias with dummy structures_+++A_b_d_f_h_o_q_t_x_z+++.docx

**对比文件名称**:2003-10-28_US6638863B_发明授权_US06638863B2 Electropolishing metal layers on wafers having trenches or vias with dummy structures

**目标专利名称**:用于基板的超细间距和间隔互连CN105493278B

**本次调用的模型名称**:DeepSeek最新版本模型

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**A:包括第一表面和第二表面的第一电介质层**《直接公开》说明书第[0066]段:“...dielectric 100 having recessed area 102 and non-recessed area 103...” 图1A显示了具有表面的电介质层100。对比文件明确公开了半导体器件包括电介质层(dielectric 100),该电介质层必然具有第一表面(例如与非凹陷区域103对应的顶表面)和第二表面(底表面)。本领域技术人员能毫无疑义地得出该技术特征。
**B:嵌入在所述第一电介质层中的第一互连...其中所述第一互连是第一迹线**《隐含公开》说明书第[0069]段:“metal layer 106 can fill recessed area 102 and cover non-recessed area 103.” 图1B-1C显示金属层106填充在沟槽102中并暴露顶部。对比文件公开了在电介质层100的凹陷区域(沟槽)102中形成金属层106以形成互连。填充在沟槽中的金属层106其第一侧(底部和侧壁)被电介质围绕,第二侧(顶部)在抛光后暴露,即至少部分不与电介质接触。虽然对比文件未明确其为“迹线”,但填充在沟槽中的金属互连在本领域中通常用于形成导电迹线。因此,本领域技术人员能够合理推断出对比文件隐含公开了该技术特征。
**C:穿过所述第一电介质层的所述第一表面到达所述第一互连的所述第二侧的第一空腔,其中所述第一空腔具有与所述第一互连的互连宽度基本相等的空腔宽度**《未公开》无对应内容。对比文件中的“recessed area”或“trench”102是用于形成互连的初始沟槽,而非在已形成的互连上方特意形成的、宽度与互连宽度基本相等的空腔。目标专利的“第一空腔”是关键特征,其形成于已嵌入的互连上方,空腔宽度与下方互连宽度基本相等,用于增加间距、防止短路。对比文件中的“recessed area 102”是形成互连的模具,其宽度决定了互连宽度,但并非在互连形成后、穿过电介质表面到达互连顶部形成的空腔。两者结构、形成时序和作用均不同。对比文件未公开该技术特征。
**D:以及包括第三侧和第四侧的第二互连,其中所述第三侧至少部分地耦合到所述第一电介质层的所述第一表面上,其中所述第二互连是第二迹线**《隐含公开》说明书第[0069]段:“metal layer 106 can fill recessed area 102 and **cover non-recessed area 103**.” 图1B显示金属层106覆盖在非凹陷区域103的表面。对比文件公开了金属层106沉积后,不仅填充沟槽102,也覆盖在电介质层100的非凹陷区域103的表面上。这部分覆盖在表面的金属层,在未被完全移除前,其下侧(第三侧)耦合到电介质表面,上侧(第四侧)暴露。虽然最终抛光会移除这部分金属以隔离互连,但作为沉积后的中间结构,其构成了位于电介质表面上的第二互连。本领域技术人员可以理解,在表面形成的金属层可用于布线,即迹线。因此,该特征被隐含公开。
**E:以及至少部分地在所述第一空腔中的第五互连,所述第五互连耦合至所述第一互连。**《未公开》无对应内容。目标专利中第五互连至少部分位于第一空腔中并耦合至第一互连,这是一种在空腔内形成的额外互连结构(如焊盘)。对比文件中金属层106是单一连续层,填充沟槽后其顶部可能凹陷,但没有在凹陷区域上方或内部形成另一个独立的、与之耦合的第五互连。该特征未被公开。
**F:嵌入在所述第一电介质层中的第三互连...**《隐含公开》说明书第[0076]段:“dummy structures 200 can be included in recessed area 102 of dielectric 100.” 图2A、4显示凹陷区域102内包含多个虚设结构200。对比文件公开了在宽沟槽(recessed area 102)内设置多个“虚设结构”(dummy structures)200。这些虚设结构与形成主互连的金属材料(106)是分离的,它们本身由电介质或金属构成,嵌入在电介质层中。虽然其目的(提高平坦度)与目标专利的第三互连(作为另一个导电互连)不同,但作为“嵌入在电介质层中的结构”,其物理形态被公开。从广义的“互连”定义(器件中的连接结构)看,本领域技术人员有可能通过推理认为对比文件部分公开了“嵌入的第三互连”这一结构特征,尽管功能不同。
**G:穿过所述第一电介质层的所述第一表面到达所述第三互连的所述第六侧的第二空腔...**《未公开》无对应内容。与特征C同理,对比文件没有公开在已形成的虚设结构(类比第三互连)上方特意形成的、具有特定宽度关系的第二空腔。该特征未被公开。
**H:以及所述第一电介质层的所述第一表面上的第四互连...**《隐含公开》同特征D的引用,金属层106覆盖非凹陷区域103的表面。理由同特征D。覆盖在电介质层表面非凹陷区域103的金属层,构成了位于电介质第一表面上的互连结构,可类比为第四互连。该特征被隐含公开。
**I:其特征在于,所述第一互连与所述第三互连之间的横向间隔约为30微米(μm)。**《未公开》无对应内容。对比文件未给出虚设结构之间或虚设结构与沟槽边缘之间约为30微米的具体数值。对比文件虽然讨论了虚设结构间距(W1, L等)与金属层厚度(T)的比值(例如W1/T在1-5之间),但并未公开任何约为30微米的绝对间距数值。本领域技术人员无法从对比文件毫无疑义地或通过合理推断得出该具体尺寸特征。
**J:其特征在于,所述第一互连与所述第三互连之间的横向间隔小于为30微米(μm)。**《未公开》无对应内容。同上,对比文件未公开任何小于30微米的绝对间距数值。该特征未被公开。
**K:其特征在于,所述第一互连与所述第二互连之间的横向间隔约为10微米(μm)...**《未公开》无对应内容。对比文件未公开任何约为10微米的互连间距数值。该特征未被公开。
**L:其特征在于,所述第一互连与所述第二互连之间的横向间隔小于10微米(μm)...**《未公开》无对应内容。对比文件未公开任何小于10微米的互连间距数值。该特征未被公开。
**M:其特征在于,进一步包括:所述第一电介质层的所述第一表面上的第三互连,所述第三互连耦合至所述第一互连**《未公开》无对应内容。目标专利中耦合至第一互连的第三互连是明确位于电介质表面并与之电连接的独立结构(如焊盘)。对比文件中,与第一互连(沟槽中的金属)在表面相连的部分是覆盖其上的连续金属层(106),该层在抛光后被移除以隔离不同的互连,并未保留作为一个独立的、耦合至第一互连的表面第三互连。该特征未被公开。
**N:以及所述第一电介质层的所述第一表面上的第四互连,所述第四互连耦合至所述第二互连。**《未公开》无对应内容。理由同M,对比文件中不存在这种明确的表面互连之间的耦合关系。该特征未被公开。
**O:其特征在于,所述第三互连和所述第四互连是焊盘。**《隐含公开》说明书第[0087]-[0089]段,图6A-6E:“large rectangular structure 600... can form a pad.”对比文件明确公开了“大矩形结构”(large rectangular structure 600)可以形成焊盘(pad)。虽然该焊盘是由填充大矩形结构的单一金属层构成,而非目标专利中可能独立于迹线的焊盘,但“焊盘”这一互连类型已被对比文件公开。因此,本领域技术人员可以合理推断对比文件隐含公开了互连可以是焊盘。
**P:其特征在于,所述基板是封装基板。**《未公开》无对应内容。对比文件全文针对“半导体晶圆”(semiconductor wafer)进行描述。对比文件的技术领域和应用场景是半导体晶圆制造,而非封装基板。两者在结构、工艺和用途上存在明显区别。本领域技术人员不能从对比文件毫无疑义地或通过合理推断得出其涉及封装基板。
**Q:其特征在于,进一步包括第二电介质层。**《隐含公开》说明书多个实施例涉及多层结构,例如图6-8中的通孔602连接不同层。对比文件的工艺描述(如镶嵌工艺)通常用于制造多层互连结构。图6-8等图示了通孔连接,这暗示了存在多个电介质层。本领域技术人员知晓,半导体器件制造通常包含多层互连,因此可以合理推断对比文件隐含了包括第二电介质层的技术特征。
**R:其特征在于,所述基板被纳入到以下至少一者中:音乐播放器、视频播放器...**《未公开》无对应内容。对比文件仅涉及半导体制造工艺,未提及任何具体的最终电子设备应用。该特征未被公开。
**S:其特征在于,所述基板被纳入移动电话中。**《未公开》无对应内容。同上,对比文件未提及移动电话或任何具体电子设备。该特征未被公开。
**T:其特征在于,进一步包括:嵌入在所述第一电介质层中的第三互连**《隐含公开》同特征F的引用。理由同特征F。对比文件公开了嵌入在电介质层中的虚设结构,可被推理为“第三互连”。
**U:以及至少部分地在所述第三互连上的第四互连。**《未公开》无对应内容。对比文件中,金属层106覆盖在虚设结构200上方,但这是一个连续的平面层,并非独立且“至少部分在第三互连上”的第四互连。目标专利的特征U暗示了一种垂直方向上的堆叠或部分重叠关系,这在对比文件中没有对应。
**V:其特征在于,所述第三互连包括第一横截面尺寸,并且所述第四互连包括小于所述第一横截面尺寸的第二横截面尺寸。**《未公开》无对应内容。对比文件未比较虚设结构与覆盖其上的金属层的横截面尺寸。对比文件没有描述或暗示虚设结构(类比第三互连)与其上方的任何结构(类比第四互连)之间存在特定的尺寸大小关系。该特征未被公开。
**W:其特征在于,所述第四互连部分地在所述第三互连上并且部分地在所述第一电介质层上。**《未公开》无对应内容。对比文件中的金属层106是连续且平坦地覆盖在虚设结构和电介质层上,并非一个“部分在第三互连上、部分在第一电介质层上”的独立第四互连结构。该特征未被公开。
**X:其特征在于,所述第四互连是焊盘。**《隐含公开》同特征O的引用。理由同特征O。对比文件公开了焊盘这种互连类型。
**Y:其特征在于,所述第三互连耦合至所述第一互连。**《未公开》无对应内容。对比文件中,虚设结构(第三互连)与沟槽中的主金属互连(第一互连)在材料上是隔离的(虚设结构可能是电介质),或者即使虚设结构是金属,也被描述为“非活性的”(inactive),并未描述它们之间具有电学上的耦合连接关系。该特征未被公开。
**Z:其特征在于,进一步包括所述第一电介质层上的第三互连。**《隐含公开》同特征D和H的引用。理由同特征D和H。金属层106覆盖在电介质层100的非凹陷区域表面,构成了电介质层上的互连结构,可被推理为“第三互连”。

<<<A>>><<<b>>><<<d>>><<<f>>><<<h>>><<<o>>><<<q>>><<<t>>><<<x>>><<<z>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE