返回项目页面
对比文件列表
1999-08-31_US5945741A_发明授权_US5945741A Semiconductor chip housing having a reinforcing plate_+++A_C_E_M_N_O_P_U_W_X_b_d_f_g_h_t_y_z+++.docx
2026-03-19 22:59
2000-10-24_US6137178A_发明授权_US6137178A Semiconductor metalization system and method_+++A_B_C_D_F_G_H_T_Z_j_l+++.docx
2026-03-19 22:59
2000-10-27_CA2305977A_发明专利_CA2305977A1 CONNECTION METHOD AND STRUCTURE TO PRINTED CIRCUIT BOARD_+++A_B_D_F_H_P_Q_T_Z_c_g_u+++.docx
2026-03-19 22:59
2003-05-27_US6570258B_发明授权_US06570258B2 Method for reducing capacitive coupling between conductive lines_+++A_B_C_D_F_G_H_T_Z+++.docx
2026-03-19 22:59
2003-10-28_US6638863B_发明授权_US06638863B2 Electropolishing metal layers on wafers having trenches or vias with dummy structures_+++A_b_d_f_h_o_q_t_x_z+++.docx
2026-03-19 22:59
2006-01-31_US6992394B_发明授权_US06992394B2 Multi-level conductive lines with reduced pitch_+++B_C_D_F_G_H_Z_q+++.docx
2026-03-19 22:59
2010-01-14_US2010009554A_发明申请_US20100009554A1 Microelectronic interconnect element with decreased conductor spacing_+++A_B_D_F_H_M_N_O_P_Q_T_U_Z_j_l+++.docx
2026-03-19 22:59
2010-01-14_WO2010005592A_发明申请_WO2010005592A2 MICROELECTRONIC INTERCONNECT ELEMENT WITH DECREASED CONDUCTOR SPACING_+++A_D_H_L_M_N_O_P_Q_T_U_Z_b_i_j+++.docx
2026-03-19 22:59
2010-01-19_US7649749B_发明授权_US07649749B2 Wiring substrate, semiconductor device, and method of manufacturing the same_+++A_B_D_F_P_Q_T_c_g_i_r+++.docx
2026-03-19 22:59
2010-06-17_US2010147560A_发明申请_US20100147560A1 WIRING BOARD AND METHOD OF MANUFACTURING THE SAME_+++A_M_N_O_P_Q_T_Y_Z_b_d_f_r_s_u_x+++.docx
2026-03-19 22:59
2010-06-24_JP2010141204A_发明专利_JP2010141204A Wiring board and method of manufacturing the same_+++A_B_D_F_H_P_Q_Z_y+++.docx
2026-03-19 22:59
2011-03-22_US7911037B_发明授权_US07911037B1 Method and structure for creating embedded metal features_+++A_B_D_F_H_K_T_U_W_Z_c_e_f_g_h_i_j_l_m_n_p_q_r_s_y+++.docx
2026-03-19 22:59
2011-04-15_KR1020110039337A_发明公开_KR1020110039337A 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법_+++A_L_M_N_O_P_Q_T_U_X_Y_Z_b_d_f_h_j_r_w+++.docx
2026-03-19 22:59
2011-11-04_JP2011527830A_发明专利_JP2011527830A Microelectronic interconnect elements which the conductor gap has been reduced_+++A_B_F_P_Q_i_j_k_l_r_s+++.docx
2026-03-19 22:59
2012-07-19_US2012181690A_发明申请_US20120181690A1 Semiconductor Device Having Vertically Offset Bond on Trace Interconnects on Recessed and Raised Bond Fingers_+++A_B_D_P+++.docx
2026-03-19 22:59
2012-09-12_JP5026400B_发明专利_JP5026400B2 Wiring board and a method of manufacturing the same_+++A_P_Q_Z_b_d_h+++.docx
2026-03-19 22:59
2010-01-14_WO2010005592A_发明申请_WO2010005592A2 MICROELECTRONIC INTERCONNECT ELEMENT WITH DECREASED CONDUCTOR SPACING_+++A_D_H_L_M_N_O_P_Q_T_U_Z_b_i_j+++.docx

对比文件名称:2010-01-14_WO2010005592A_发明申请_WO2010005592A2 MICROELECTRONIC INTERCONNECT ELEMENT WITH DECREASED CONDUCTOR SPACING

目标专利名称:用于基板的超细间距和间隔互连CN105493278B

本次调用模型名称:gpt-4o

## 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
技术特征A《直接公开》:包括第一表面和第二表面的第一电介质层[0035] 段:“As seen in FIG. 3A, ... first metal lines 110 and second metal lines 110' are supported by a first dielectric layer 114A. ... FIG. 3B is a corresponding plan view looking toward the first and second metal lines 110, 110' and an exposed surface of the dielectric layer 114A.”<br>(参见图3A,...第一金属线110和第二金属线110'由第一电介质层114A支撑。...图3B是对应于图3A的平面图,朝向第一和第二金属线110、110'以及电介质层114A的暴露表面。)对比文件明确公开了“第一电介质层”(a first dielectric layer)114A(图3A),其必然包括第一表面(暴露表面,如图3B所示)和第二表面(与另一层相对)。该电介质层用于支撑互连,其作用与目标专利中作为互连承载体的第一电介质层相同。因此,本领域技术人员能毫无疑义地得出该技术特征。
技术特征B《隐含公开》:嵌入在所述第一电介质层中的第一互连,所述第一互连包括第一侧和第二侧,所述第一侧被所述第一电介质层围绕,其中所述第二侧的至少一部分不与所述第一电介质层接触,其中所述第一互连是第一迹线[0036] 段:“...a plurality of first metal lines 110 have lower surfaces 122 whose width w and length 1 (FIG. 3B) extend in transverse directions within a reference plane 116. The first metal lines also have upper surfaces 120 which are remote from the reference plane and edges 124 which extend between the upper and lower surfaces 120, 122.”<br>(...多个第一金属线110具有下表面122,其宽度w和长度l(图3B)在参考平面116内的横向方向上延伸。第一金属线还具有远离参考平面的上表面120以及在上表面120和下表面122之间延伸的边缘124。)<br>[0038] 段:“A dielectric layer 114A can cover the upper surfaces 120 and edges 124 of the first metal lines.”<br>(电介质层114A可以覆盖第一金属线的上表面120和边缘124。)<br>[0043] 段:“Each of the first and second metal lines 210, 210' can have a minimum width of 20 microns.”<br>(第一和第二金属线210、210'中的每一个可以具有20微米的最小宽度。)<br>结合附图3A、4、6G、7G等。对比文件公开了“第一金属线”110、210、410、510。根据制造方法(例如图6A-6G,通过蚀刻或电镀形成线,然后形成覆盖的电介质层),第一金属线是嵌入在电介质层114A、414、514中的。其“下表面122”位于参考平面116(即电介质层与下层界面的平面),相当于技术特征中的“第一侧”(例如底部),该侧被电介质层围绕(从图3A、4可看出电介质层在其下方和周围)。其“上表面120”是远离参考平面的,且根据[0038]段,电介质层覆盖了上表面和边缘,这意味着上表面(相当于“第二侧”的至少一部分)最初与电介质层接触。然而,在最终结构中(如图4、6G、7G),第一金属线的上表面可能因后续工艺(如蚀刻掉部分电介质或种子层)而部分暴露,或至少其顶部轮廓与电介质表面存在关系。更重要的是,目标专利的“第二侧的至少一部分不与所述第一电介质层接触”旨在描述一种结构,其中互连的顶部(第二侧)未被电介质完全覆盖,可能凹陷或形成空腔。对比文件图4、6G、7G显示第一金属线210、410、510的上表面与覆盖其上的保护介电涂层260或另一金属层/种子层之间可能存在界面,但电介质层414/514确实覆盖了其侧壁和部分顶部,使其“嵌入”。本领域技术人员结合对比文件公开的嵌入结构(金属线被电介质覆盖)以及制造过程(可能选择性暴露),能够合理推断出存在一种其中第一金属线的顶部表面(第二侧)的至少一部分(例如,由于未被完全填充或后续处理)未与**同一第一电介质层**紧密接触,而是可能面对空腔或被另一材料(如阻焊层)接触的结构变体,以实现减小的间距。因此,该技术特征被隐含公开。第一金属线在对比文件中是迹线(trace/line),作用也是导电布线,与目标专利相同。
技术特征C《未公开》:穿过所述第一电介质层的所述第一表面到达所述第一互连的所述第二侧的第一空腔,其中所述第一空腔具有与所述第一互连的互连宽度基本相等的空腔宽度未找到相关内容。对比文件完全没有提及在电介质层中形成“空腔”(cavity)的结构。对比文件中的互连是被电介质层覆盖或填充的(如[0038]段),其目标是减少间距,但并未通过在上方电介质层中蚀刻出与互连等宽并到达互连顶部的空腔来实现。目标专利中的空腔是明确的结构特征,用于容纳另一互连或提供间隔,其宽度与下方互连宽度基本相等是一个特定的尺寸关系。对比文件未公开任何此类空腔结构或该尺寸关系,本领域技术人员也无法从对比文件内容中合理推断出该技术特征。
技术特征D《直接公开》:以及包括第三侧和第四侧的第二互连,其中所述第三侧至少部分地耦合到所述第一电介质层的所述第一表面上,其中所述第二互连是第二迹线[0036] 段:“A plurality of second metal lines 110' have upper surfaces whose width w1 and length 1 (FIG. 3B) also extend in transverse directions within the reference plane 116.”<br>(多个第二金属线110'具有上表面,其宽度w1和长度l(图3B)也在参考平面116内的横向方向上延伸。)<br>[0037] 段:“Illustratively, a width w of the first and second metal lines can be, at minimum, from several microns to several tens of microns.”<br>(示例性地,第一和第二金属线的宽度w可以最小为几微米到几十微米。)<br>结合附图3A、3B、4、6G、7G。对比文件明确公开了“第二金属线”110'、210'、410'、510'。其“上表面”位于参考平面116(如[0036]段),该参考平面实质上是第一电介质层114A、414、514的底面(第一表面)。因此,第二互连的“第三侧”(即下表面/接触面)是耦合(即位于并连接)到第一电介质层的第一表面上的。第二金属线在对比文件中同样是迹线(trace/line),用于导电布线,作用与目标专利相同。因此,本领域技术人员能毫无疑义地得出该技术特征。
技术特征E《未公开》:以及至少部分地在所述第一空腔中的第五互连,所述第五互连耦合至所述第一互连。未找到相关内容。由于对比文件未公开“第一空腔”(技术特征C),因此自然也未能公开位于该空腔内的“第五互连”。对比文件中存在与第一互连连接的其他互连(如通孔、焊盘、上层金属线),但它们并非位于如目标专利所定义的空腔中。该技术特征未被公开。
技术特征F《未公开》:其特征在于,进一步包括:嵌入在所述第一电介质层中的第三互连,所述第三互连包括第五侧和第六侧,所述第五侧被所述第一电介质层围绕,其中所述第六侧的至少一部分不与所述第一电介质层接触[0035] 段:“...first metal lines 110 and second metal lines 110' are supported by a first dielectric layer 114A. A second dielectric layer 114B, joined to the first dielectric layer 114A, supports third metal lines 110' ' and fourth metal lines 110' ' ' .”<br>(...第一金属线110和第二金属线110'由第一电介质层114A支撑。连接到第一电介质层114A的第二电介质层114B支撑第三金属线110''和第四金属线110'''。)<br>对比文件公开了多个金属线,但未对“第三互连”做出如特征B对“第一互连”那样具体的嵌入式结构描述。对比文件虽然公开了同一电介质层(如114A)上可以有多个第一和第二金属线(即多个嵌入式互连和表面互连),并且也公开了多层结构中的其他金属线(如110'', 110''')。但是,技术特征F明确限定了“第三互连”具有与“第一互连”相同的嵌入式结构特征(侧被围绕,另一侧至少部分不接触)。对比文件没有对“第三互连”110''或其他附加互连给出如此具体的结构性描述。本领域技术人员无法从对比文件中毫无疑义地或通过合理推断得出存在另一个具备完全相同嵌入式结构细节的互连。因此,该技术特征未被公开。
技术特征G《未公开》:穿过所述第一电介质层的所述第一表面到达所述第三互连的所述第六侧的第二空腔,其中所述第二空腔具有与所述第三互连的第二互连宽度基本相等的第二空腔宽度未找到相关内容。同技术特征C,对比文件未公开任何“空腔”结构,更不用说针对“第三互连”的第二空腔及其宽度关系。该技术特征未被公开。
技术特征H《直接公开》:以及所述第一电介质层的所述第一表面上的第四互连,所述第四互连包括第七侧和第八侧,其中所述第七侧耦合至所述第一电介质层的所述第一表面。[0035] 段:“...first metal lines 110 and second metal lines 110' are supported by a first dielectric layer 114A.” 以及图3B显示了多个金属线和焊盘。<br>[0042] 段:“In one example, the conductive pads can be partially or fully aligned with the conductive pads 444 formed from metal layer 404.”<br>(在一个示例中,导电垫可以与由金属层404形成的导电垫444部分或完全对齐。)<br>结合附图3B、4、6G中所示的多个表面互连和焊盘。对比文件公开了在第一电介质层114A、414的同一表面(参考平面)上存在多个“第二金属线”(即表面互连,如110'、210'、410'、510'),它们都满足“第七侧耦合至第一电介质层的第一表面”的条件。这些表面互连在对比文件中就是迹线或焊盘形式的互连。因此,“第四互连”可以被理解为这些表面互连中的另一个,其结构特征与“第二互连”(技术特征D)实质相同。本领域技术人员能毫无疑义地得出该技术特征。
技术特征I《隐含公开》:其特征在于,所述第一互连与所述第三互连之间的横向间隔约为30微米(μm)。[0040] 段:“In one example where the first and second metal lines are interleaved as shown in FIGS. 3A-B, when the minimum width of the first metal lines is 20 microns, the minimum width of the second metal lines is 20 microns and the alignment factor is one micron, the minimum pitch of the combined first and second metal lines can be as little as 21 microns...”<br>(在如图3A-B所示第一和第二金属线交错的一个示例中,当第一金属线的最小宽度为20微米,第二金属线的最小宽度为20微米且对准因子为1微米时,组合的第一和第二金属线的最小间距可以低至21微米...)<br>[0043] 段:“Illustratively, in the embodiment depicted in FIG. 4, each of the first and second metal lines 210, 210' can have a minimum width of 20 microns. In one example, a spacing between edges of adjacent ones of the first and second metal lines can be 20 microns. Then, a pitch of the first and second metal lines in a direction of a width of the first metal lines 110 is 40 microns.”<br>(示例性地,在图4描绘的实施例中,第一和第二金属线210、210'中的每一个可以具有20微米的最小宽度。在一个示例中,相邻的第一和第二金属线边缘之间的间距可以是20微米。那么,在第一金属线110的宽度方向上,第一和第二金属线的间距为40微米。)技术特征I中的“第三互连”依据权利要求上下文,应指另一个嵌入式互连(如特征F所述)。对比文件公开了多个第一金属线(嵌入式互连)。虽然未明确给出两个嵌入式互连(如两个第一金属线)之间“约为30微米”的具体数值,但[0040]和[0043]段给出了金属线宽度(如20微米)和间距(如20微米)的示例,由此计算出的相邻同类金属线(如两个第一金属线)的间距(pitch)为宽度加间距,例如40微米。对比文件强调通过交错排列可以大幅减小不同层金属线间的间距,但对于同层金属线,其间距受制于制造工艺(如光刻分辨率)。本领域技术人员知晓,在追求高密度布线时,可以根据实际工艺水平(如更先进的光刻技术)将同层金属线的间距设计为更小的值,例如30微米。从对比文件公开的减小间距的教导出发,将同层嵌入式互连的间距设置为约30微米,是本领域技术人员有可能通过常规设计选择实现的。因此,该技术特征被隐含公开。
技术特征J《直接公开》:其特征在于,所述第一互连与所述第三互连之间的横向间隔小于为30微米(μm)。[0040] 段:“...the minimum pitch of the combined first and second metal lines can be as little as 21 microns...”<br>(...组合的第一和第二金属线的最小间距可以低至21微米...)<br>虽然这是指交错的不同层金属线间的组合间距,但它表明了整体上可以实现很小的间距。结合[0043]段关于金属线宽度和间距的讨论。对比文件未明确给出两个嵌入式互连(第一互连与第三互连)之间“小于30微米”的具体数值。然而,[0040]段指出组合金属线的最小间距可达21微米,这已经小于30微米。虽然这是针对交错排列的不同层金属线,但它强烈暗示了在先进的工艺下,金属线间的间距可以非常小。本领域技术人员在对比文件公开的追求高密度、小间距的教导下,为了进一步增加布线密度,完全有可能且合理地将同层嵌入式互连之间的间距也设计为小于30微米。这是一个合理的推断。因此,该技术特征被隐含公开。
技术特征K《未公开》:其特征在于,所述第一互连与所述第二互连之间的横向间隔约为10微米(μm),其中所述第一互连和所述第二互连是毗邻互连。[0039] 段:“The edges 124, 124 ' of adjacent ones of the first and second metal lines 110, 110' can be separated by a small distance 'a1 which can be smaller than, or even much smaller than the smallest spacing "s" between adjacent edges 124 of adjacent first metal lines.”<br>(相邻的第一和第二金属线110、110'的边缘124、124'可以被小距离‘a’分隔,‘a’可以小于、甚至远小于相邻第一金属线的相邻边缘124之间的最小间距“s”。)<br>[0040] 段:“...the alignment factor 'a' is small in relation to the width of one of the first metal lines 110...In one example...the alignment factor is one micron...”<br>(...对准因子‘a’相对于第一金属线110之一的宽度很小...在一个示例中...对准因子是一微米...)对比文件明确公开了相邻的第一金属线(嵌入式)和第二金属线(表面)之间的边缘间距可以是“小距离‘a’”,并且举例‘a’可以为1微米(见[0040]段)。这远小于“约10微米”。对比文件教导了通过交错排列可以实现远小于常规线间距的极小间距(如1微米),但并未明确提及“约10微米”这一具体数值。本领域技术人员从对比文件能直接得出间距可以远小于10微米,但“约10微米”作为一个更大的、中间范围的具体数值,并未被对比文件明确记载或必然隐含。虽然10微米可能在现有技术中常见,但对比文件强调的是更小的间距。因此,该具体数值“约10微米”未被直接公开,也非从对比文件内容中必然推理出的唯一或优选值。
技术特征L《直接公开》:其特征在于,所述第一互连与所述第二互连之间的横向间隔小于10微米(μm),其中所述第一互连和所述第二互连是毗邻互连。[0039] 段:“The edges 124, 124 ' of adjacent ones of the first and second metal lines 110, 110' can be separated by a small distance 'a1 which can be smaller than, or even much smaller than the smallest spacing "s" between adjacent edges 124 of adjacent first metal lines.”<br>[0040] 段:“In one example where the first and second metal lines are interleaved as shown in FIGS. 3A-B, when the minimum width of the first metal lines is 20 microns, the minimum width of the second metal lines is 20 microns and the alignment factor is one micron...”<br>(在如图3A-B所示第一和第二金属线交错的一个示例中,当第一金属线的最小宽度为20微米,第二金属线的最小宽度为20微米且对准因子为1微米时...)对比文件[0039]段明确指出相邻第一和第二金属线(即嵌入式互连和表面互连)之间的间距‘a’可以非常小(small)。[0040]段进一步给出了具体示例,其中“对准因子‘a’”(即该间距)为1微米。1微米明确小于10微米。因此,对比文件直接公开了第一互连(第一金属线)与第二互连(第二金属线)之间的横向间隔可以小于10微米。本领域技术人员能毫无疑义地得出该技术特征。
技术特征M《直接公开》:其特征在于,进一步包括:所述第一电介质层的所述第一表面上的第三互连,所述第三互连耦合至所述第一互连[0035] 段及图3B:“As shown in FIG. 3B, the first and second sets of metal lines can be connected to respective conductive pads 118, 118' exposed at a face of the dielectric layer 114A.”<br>(如图3B所示,第一组和第二组金属线可以连接到暴露在电介质层114A一个表面上的各自导电垫118、118'。)<br>[0042] 段:“In one example, the conductive pads can be partially or fully aligned with the conductive pads 444 formed from metal layer 404.”<br>(在一个示例中,导电垫可以与由金属层404形成的导电垫444部分或完全对齐。)<br>结合附图4、6G、7G,显示了导电垫(如244、246、444、544)与第一金属线(210、410、510)的连接。对比文件多处公开了“导电垫”(conductive pad)位于电介质层表面,并且与第一金属线(嵌入式互连)耦合(连接)。例如,图3B中的焊盘118连接到金属线;图4、6G、7G中的焊盘244、444、544与第一金属线210、410、510对齐并连接。这些导电垫就是位于第一电介质层第一表面上的互连(焊盘是互连的一种形式)。因此,“第三互连”可以被理解为这类导电垫,其耦合至第一互连。本领域技术人员能毫无疑义地得出该技术特征。
技术特征N《直接公开》:以及所述第一电介质层的所述第一表面上的第四互连,所述第四互连耦合至所述第二互连。[0035] 段及图3B:“As shown in FIG. 3B, the first and second sets of metal lines can be connected to respective conductive pads 118, 118' exposed at a face of the dielectric layer 114A.”<br>结合附图4、6G、7G,显示了导电垫(如240、246、446、546)与第二金属线(210'、410'、510')或表面特征连接。同理,对比文件公开了位于电介质层表面的导电垫也与第二金属线(表面互连)连接。例如,图3B中连接到第二组金属线的焊盘;图4、6G、7G中的焊盘240、446、546与第二金属线210'、410'、510'相关联。因此,“第四互连”可以被理解为这类导电垫,其耦合至第二互连。本领域技术人员能毫无疑义地得出该技术特征。
技术特征O《直接公开》:其特征在于,所述第三互连和所述第四互连是焊盘。[0035] 段:“...connected to respective conductive pads 118, 118'...”<br>(...连接到各自的导电垫118、118'...)<br>[0042] 段:“...conductive pads 444...”<br>(...导电垫444...)<br>全文多处使用“conductive pad”(导电垫),即焊盘。对比文件明确将连接至金属线的表面互连称为“导电垫”(conductive pad),即焊盘。因此,技术特征M和N中所述的“第三互连”和“第四互连”在对比文件中就是焊盘。本领域技术人员能毫无疑义地得出该技术特征。
技术特征P《直接公开》:其特征在于,所述基板是封装基板。[0003] 段:“Microelectronic interconnect elements include, for example, package substrates used for direct interconnection to microelectronic elements such as semiconductor chips.”<br>(微电子互连元件包括例如用于直接连接到微电子元件(如半导体芯片)的封装基板。)<br>[0034] 段:“In accordance with a particular embodiment of the invention, a microelectronic interconnect element can be a package substrate...”<br>(根据本发明的一个特定实施例,微电子互连元件可以是封装基板...)对比文件开篇即明确其描述的“微电子互连元件”包括且实施例可以是“封装基板”(package substrate)。因此,对比文件直接公开了目标专利的基板是封装基板。
技术特征Q《直接公开》:其特征在于,进一步包括第二电介质层。[0035] 段:“A second dielectric layer 114B, joined to the first dielectric layer 114A, supports third metal lines 110' ' and fourth metal lines 110' ' ' .”<br>(连接到第一电介质层114A的第二电介质层114B支撑第三金属线110''和第四金属线110'''。)<br>附图3A、4、5、7G等均显示了多层电介质结构。对比文件明确公开了“第二电介质层”114B与第一电介质层114A结合,形成多层结构。其作用与目标专利中增加层数以构建更复杂互连结构的作用相同。因此,本领域技术人员能毫无疑义地得出该技术特征。
技术特征R《未公开》:其特征在于,所述基板被纳入到以下至少一者中:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。未找到相关内容。对比文件未提及该微电子互连元件或封装基板被纳入任何具体的终端电子设备中。该技术特征涉及基板的最终应用领域,未被对比文件公开。
技术特征S《未公开》:其特征在于,所述基板被纳入移动电话中。未找到相关内容。同上,对比文件未提及基板被纳入移动电话中。该技术特征未被公开。
技术特征T《直接公开》:其特征在于,进一步包括:嵌入在所述第一电介质层中的第三互连[0035] 段:“...first metal lines 110 and second metal lines 110' are supported by a first dielectric layer 114A.” 以及图3A、4、6G、7G显示了多个嵌入的第一金属线。<br>[0080] 段及图8:“In this embodiment, the first and second metal lines 610, 610', having respective surfaces within the reference plane 616, are aligned with each other in a direction of the width 640 of each line.”<br>(在该实施例中,具有在参考平面616内的各自表面的第一和第二金属线610、610',在每个线的宽度640方向上彼此对齐。)对比文件公开了在第一电介质层中存在多个“第一金属线”(嵌入式互连),例如图3A中的多个第一金属线110。此外,图8及[0080]段描述了第一金属线610和第二金属线610'上下对齐的情况,其中第一金属线610是嵌入在电介质层中的。因此,“第三互连”可以被理解为另一个嵌入式互连(例如,与第一互连并列的另一个第一金属线,或图8中下方的第一金属线610)。本领域技术人员能毫无疑义地得出存在多个嵌入式互连。
技术特征U《直接公开》:以及至少部分地在所述第三互连上的第四互连。[0080] 段及图8:“In this embodiment, the first and second metal lines 610, 610', having respective surfaces within the reference plane 616, are aligned with each other in a direction of the width 640 of each line. In such case, a pair of aligned first and second metal lines 610, 610' can form a single conductor...”<br>结合图8可见,第二金属线610'(表面互连)位于第一金属线610(嵌入式互连)的正上方,且宽度对齐,即至少部分地在第三互连(第一金属线610)上。对比文件图8及[0080]段明确公开了第二金属线610'(表面互连)与第一金属线610(嵌入式互连)在宽度方向上对齐,从而第二金属线610'至少部分地位于第一金属线610之上。这里,“第三互连”对应于第一金属线610(嵌入式),“第四互连”对应于第二金属线610'(表面)。因此,该技术特征被直接公开。
技术特征V《未公开》:其特征在于,所述第三互连包括第一横截面尺寸,并且所述第四互连包括小于所述第一横截面尺寸的第二横截面尺寸。未找到相关内容。对比文件图8显示对齐的第一和第二金属线610、610',但并未描述或暗示上方金属线(第四互连)的横截面尺寸(如宽度或厚度)小于下方金属线(第三互连)的横截面尺寸。实际上,图8中两者宽度看起来相同(对齐)。对比文件未公开这种特定的尺寸关系。
技术特征W《未公开》:其特征在于,所述第四互连部分地在所述第三互连上并且部分地在所述第一电介质层上。未找到相关内容。对比文件图8显示第二金属线610'(第四互连)完全位于第一金属线610(第三互连)的正上方且对齐,其与电介质层的接触面是参考平面,该平面也是第一金属线的顶面所在或附近。图中并未显示第四互连部分在第三互连上、部分直接在第一电介质层上的结构。目标专利该特征可能描述一种焊盘部分悬空于空腔上的结构,对比文件未公开。
技术特征X《未公开》:其特征在于,所述第四互连是焊盘。未找到相关内容。在图8及[0080]段描述的对齐结构中,上方的“第四互连”被明确称为“第二金属线”(second metal line),即迹线,而非“焊盘”(conductive pad)。虽然焊盘也是一种互连,但对比文件在此特定上下文中未将其称为焊盘。该技术特征未被公开。
技术特征Y《未公开》:其特征在于,所述第三互连耦合至所述第一互连。未找到相关内容。对比文件图8及[0080]段描述了对齐的第一和第二金属线610、610',但未提及该下方的第一金属线610(第三互连)与另一个“第一互连”(如权利要求前序部分定义的嵌入式第一迹线)之间存在耦合关系。该技术特征未被公开。
技术特征Z《直接公开》:其特征在于,进一步包括所述第一电介质层上的第三互连。同技术特征H和D的论述。对比文件公开了在第一电介质层表面上存在多个互连(第二金属线及导电垫)。该特征已被技术特征D和H覆盖。对比文件明确公开了在第一电介质层的表面上存在除第二互连之外的另一个表面互连(例如,另一个第二金属线或一个导电垫),这可以称为“第三互连”。本领域技术人员能毫无疑义地得出该技术特征。

<<<A>>><<<D>>><<<H>>><<<L>>><<<M>>><<<N>>><<<O>>><<<P>>><<<Q>>><<<T>>><<<U>>><<<Z>>>

<<<b>>><<<i>>><<<j>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE