返回项目页面
对比文件列表
1999-08-31_US5945741A_发明授权_US5945741A Semiconductor chip housing having a reinforcing plate_+++A_C_E_M_N_O_P_U_W_X_b_d_f_g_h_t_y_z+++.docx
2026-03-19 22:59
2000-10-24_US6137178A_发明授权_US6137178A Semiconductor metalization system and method_+++A_B_C_D_F_G_H_T_Z_j_l+++.docx
2026-03-19 22:59
2000-10-27_CA2305977A_发明专利_CA2305977A1 CONNECTION METHOD AND STRUCTURE TO PRINTED CIRCUIT BOARD_+++A_B_D_F_H_P_Q_T_Z_c_g_u+++.docx
2026-03-19 22:59
2003-05-27_US6570258B_发明授权_US06570258B2 Method for reducing capacitive coupling between conductive lines_+++A_B_C_D_F_G_H_T_Z+++.docx
2026-03-19 22:59
2003-10-28_US6638863B_发明授权_US06638863B2 Electropolishing metal layers on wafers having trenches or vias with dummy structures_+++A_b_d_f_h_o_q_t_x_z+++.docx
2026-03-19 22:59
2006-01-31_US6992394B_发明授权_US06992394B2 Multi-level conductive lines with reduced pitch_+++B_C_D_F_G_H_Z_q+++.docx
2026-03-19 22:59
2007-07-26_JP2007189216A_发明专利_JP2007189216A Method of manufacturing multilayer wiring board_+++A_D_H_J_K_P_Q_Z+++.docx
2026-03-19 22:59
2010-01-14_US2010009554A_发明申请_US20100009554A1 Microelectronic interconnect element with decreased conductor spacing_+++A_B_D_F_H_M_N_O_P_Q_T_U_Z_j_l+++.docx
2026-03-19 22:59
2010-01-14_WO2010005592A_发明申请_WO2010005592A2 MICROELECTRONIC INTERCONNECT ELEMENT WITH DECREASED CONDUCTOR SPACING_+++A_D_H_L_M_N_O_P_Q_T_U_Z_b_i_j+++.docx
2026-03-19 22:59
2010-01-19_US7649749B_发明授权_US07649749B2 Wiring substrate, semiconductor device, and method of manufacturing the same_+++A_B_D_F_P_Q_T_c_g_i_r+++.docx
2026-03-19 22:59
2010-06-17_US2010147560A_发明申请_US20100147560A1 WIRING BOARD AND METHOD OF MANUFACTURING THE SAME_+++A_M_N_O_P_Q_T_Y_Z_b_d_f_r_s_u_x+++.docx
2026-03-19 22:59
2010-06-24_JP2010141055A_发明专利_JP2010141055A Semiconductor module, method of manufacturing semiconductor module, and portable equipment_+++A_D_H_N_O_P_R_S_X_Z+++.docx
2026-03-19 22:59
2010-06-24_JP2010141204A_发明专利_JP2010141204A Wiring board and method of manufacturing the same_+++A_B_D_F_H_P_Q_Z_y+++.docx
2026-03-19 22:59
2010-07-15_None_发明专利_JPWO2008120348A1 半導体装置の製造方法_+++D_H_N_Q_R_S_Z+++.docx
2026-03-19 22:59
2011-03-22_US7911037B_发明授权_US07911037B1 Method and structure for creating embedded metal features_+++A_B_D_F_H_K_T_U_W_Z_c_e_f_g_h_i_j_l_m_n_p_q_r_s_y+++.docx
2026-03-19 22:59
2011-04-15_KR1020110039337A_发明公开_KR1020110039337A 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법_+++A_L_M_N_O_P_Q_T_U_X_Y_Z_b_d_f_h_j_r_w+++.docx
2026-03-19 22:59
2011-10-06_US2011241203A_发明申请_US20110241203A1 SEMICONDUCTOR MODULE, METHOD FOR MANUFACTURING SEMICONDUCTOR MODULE, AND PORTABLE APPARATUS_+++A_D_P_R_S_h_z+++.docx
2026-03-19 22:59
2012-07-19_US2012181690A_发明申请_US20120181690A1 Semiconductor Device Having Vertically Offset Bond on Trace Interconnects on Recessed and Raised Bond Fingers_+++A_B_D_P+++.docx
2026-03-19 22:59
2012-09-12_JP5026400B_发明专利_JP5026400B2 Wiring board and a method of manufacturing the same_+++A_P_Q_Z_b_d_h+++.docx
2026-03-19 22:59
2012-07-19_US2012181690A_发明申请_US20120181690A1 Semiconductor Device Having Vertically Offset Bond on Trace Interconnects on Recessed and Raised Bond Fingers_+++A_B_D_P+++.docx

对比文件名称:2012-07-19_US2012181690A_发明申请_US20120181690A1 Semiconductor Device Having Vertically Offset Bond on Trace Interconnects on Recessed and Raised Bond Fingers

目标专利名称:用于基板的超细间距和间隔互连 CN105493278B

本次调用模型名称:深度思考与严谨比对专家模型

## 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:包括第一表面和第二表面的第一电介质层<br>**《直接公开》**图3d-3m及对应描述中提及“substrate 120”。例如,[0040]段描述“Conductive layers 112 and 116 are pressed into substrate 120”。对比文件明确公开了基板(substrate 120),其作为承载和绝缘结构,必然具有第一表面(例如,被压入导电层的表面)和第二表面(相对面)。该基板在对比文件中起到支撑和电隔离的作用,与目标专利中第一电介质层的作用相同。因此,本领域技术人员能毫无疑义地得出对比文件公开了“包括第一表面和第二表面的第一电介质层”。
**技术特征B**:嵌入在所述第一电介质层中的第一互连,所述第一互连包括第一侧和第二侧,所述第一侧被所述第一电介质层围绕,其中所述第二侧的至少一部分不与所述第一电介质层接触,其中所述第一互连是第一迹线<br>**《直接公开》**[0040]段:“The pressing operation recesses conductive layers 112 and 116 below a surface of substrate 120.” 图3e显示导电层112被压入基板120表面以下,其侧面被基板材料围绕;图3i显示导电层112的顶部(第二侧)暴露,不与基板120接触。对比文件公开了导电层112被压入(recesses)基板120表面之下,成为凹陷的(recessed)导电层。其侧面被基板材料(电介质)围绕,而其顶部表面暴露,即“第二侧的至少一部分不与所述第一电介质层接触”。该导电层112在对比文件中作为键合指(bond finger),用于电连接,根据目标专利说明书对“互连”和“迹线”的定义(参见[0095]-[0097]段),键合指属于提供电路径的互连,并可视为迹线的一种形式。因此,该技术特征被直接公开。
**技术特征C**:穿过所述第一电介质层的所述第一表面到达所述第一互连的所述第二侧的第一空腔,其中所述第一空腔具有与所述第一互连的互连宽度基本相等的空腔宽度<br>**《未公开》**无相应描述。对比文件中导电层112是通过“pressed into”(压入)基板120形成的([0040]),基板材料发生位移而非被移除以形成明确的“空腔”(cavity)。图3e, 3i显示导电层112顶部与基板表面之间是填充的基板材料被压缩/位移的状态,并非一个“穿过表面到达互连”的空腔。目标专利的“空腔”是通过移除电介质材料形成的开口或凹陷(例如,参见[0060]、[0119]、[0191]段),其宽度与下方互连宽度基本相等。对比文件中形成凹陷互连112的工艺是物理压入,并未描述在电介质层中形成这样一个具有特定宽度的空腔结构。本领域技术人员无法从对比文件中毫无疑义地或通过合理推断得出该技术特征。
**技术特征D**:以及包括第三侧和第四侧的第二互连,其中所述第三侧至少部分地耦合到所述第一电介质层的所述第一表面上,其中所述第二互连是第二迹线<br>**《直接公开》**[0041]段:“leaving raised conductive layers 124 and 126 over seed layers 108 and 110, respectively.” 图3h-3i显示凸起的导电层124位于基板120的表面上。对比文件公开了凸起的(raised)导电层124形成在基板120的第一表面上。作为导电结构,其必然具有侧面(第三侧、第四侧)。该导电层124在对比文件中同样作为键合指(bond finger),属于互连/迹线。其“耦合到”第一表面上,在对比文件中是通过电镀等工艺直接形成在表面上,起到电连接作用。因此,该技术特征被直接公开。
**技术特征E**:以及至少部分地在所述第一空腔中的第五互连,所述第五互连耦合至所述第一互连。<br>**《未公开》**图4a-b及[0044]段描述了“bond wire bumps 144 are formed on recessed bond fingers 112”。对比文件公开了焊球(bond wire bumps 144)形成在凹陷的键合指112上,并与之耦合。然而,如特征C所述,对比文件不存在“第一空腔”。因此,焊球144并非“至少部分地在第一空腔中”。尽管“耦合至第一互连”被公开,但缺少“在空腔中”的关键限定。本领域技术人员无法从对比文件推断出该组合特征。
**技术特征F**:其特征在于,进一步包括:嵌入在所述第一电介质层中的第三互连,所述第三互连包括第五侧和第六侧,所述第五侧被所述第一电介质层围绕,其中所述第六侧的至少一部分不与所述第一电介质层接触<br>**《直接公开》**同特征B的引用,针对另一组结构。[0040]段描述了“Conductive layers 112 and 116”都被压入基板120表面以下。图3i显示导电层116同样嵌入在基板中,顶部暴露。对比文件公开了另一凹陷的导电层116,其技术特征与导电层112相同:嵌入在基板(第一电介质层)中,侧面被围绕,顶部(第六侧)至少一部分暴露不与基板接触。这构成了另一个“嵌入式互连”。因此,该技术特征被直接公开。
**技术特征G**:穿过所述第一电介质层的所述第一表面到达所述第三互连的所述第六侧的第二空腔,其中所述第二空腔具有与所述第三互连的第二互连宽度基本相等的第二空腔宽度<br>**《未公开》**无相应描述。理由同特征C。对比文件未公开在导电层116上方形成具有特定宽度的空腔。同特征C的论述,对比文件未公开“空腔”结构,更未公开其宽度与互连宽度基本相等的特征。
**技术特征H**:以及所述第一电介质层的所述第一表面上的第四互连,所述第四互连包括第七侧和第八侧,其中所述第七侧耦合至所述第一电介质层的所述第一表面。<br>**《直接公开》**同特征D的引用,针对另一组结构。[0041]段和图3i显示凸起的导电层126位于基板120表面上。对比文件公开了另一凸起的导电层126,其技术特征与导电层124相同:位于基板(第一电介质层)的第一表面上。这构成了另一个“表面互连”。因此,该技术特征被直接公开。
**技术特征I**:其特征在于,所述第一互连与所述第三互连之间的横向间隔约为30微米(μm)。<br>**《未公开》**对比文件未提供具体数值。图4a显示了多个焊球144的布局,但未明确标注下方凹陷互连(112,116)之间的精确横向距离为30μm。对比文件虽然致力于减小焊球间距(pitch)(参见[0045]),但并未具体公开任意两个嵌入式互连(如112和116)之间的横向间隔为“约30微米”。本领域技术人员无法从对比文件毫无疑义地得出该具体数值。
**技术特征J**:其特征在于,所述第一互连与所述第三互连之间的横向间隔小于为30微米(μm)。<br>**《隐含公开》**[0045]段:“The vertical offset... allows bond wire bumps to be placed closer together, e.g., smaller pitch.” 图4a图示了多个紧密排列的焊球。对比文件明确教导了通过垂直偏移实现更小的焊球间距(pitch)。为了实现更小的焊球间距,其下方的键合指(包括凹陷的互连112和116)也必然需要以较小的横向间隔排列。本领域技术人员结合“减小间距”的教导和附图4a所示的紧密布局,能够合理推断出嵌入式互连之间的横向间隔可以小于30微米,这是实现其发明目的(高密度互连)的必然要求。因此,该技术特征被隐含公开。
**技术特征K**:其特征在于,所述第一互连与所述第二互连之间的横向间隔约为10微米(μm),其中所述第一互连和所述第二互连是毗邻互连。<br>**《未公开》**对比文件未提供具体数值。图4a-b显示了凹陷互连112和凸起互连124上焊球的垂直偏移,但未明确标注它们之间的横向间隔为10μm。对比文件未具体公开一个嵌入式互连(如112)与一个相邻的表面互连(如124)之间的横向间隔为“约10微米”。虽然通过垂直偏移允许焊球更紧密([0045]),但具体的10μm数值并未被记载或直接、毫无疑义地暗示。
**技术特征L**:其特征在于,所述第一互连与所述第二互连之间的横向间隔小于10微米(μm),其中所述第一互连和所述第二互连是毗邻互连。<br>**《隐含公开》**[0045]段:“The vertical offset... allows bond wire bumps to be placed closer together, e.g., smaller pitch.” 图4a-b显示凹陷互连112上的焊球与凸起互连124上的焊球在俯视图中可以重叠(overlap),这意味着它们对应的互连在水平方向上非常接近。对比文件的核心思想是利用垂直偏移来允许焊球在水平方向上更紧密甚至重叠放置而不短路(图4a-b)。为了实现焊球的重叠或极小间距,下方支撑它们的嵌入式互连(112)和表面互连(124)之间的横向间隔必然需要非常小。本领域技术人员基于“允许焊球更紧密/重叠”的教导,能够合理推断出毗邻的嵌入式互连与表面互连之间的横向间隔可以小于10微米,这是实现其发明目的的合理技术方案。因此,该技术特征被隐含公开。
**技术特征M**:其特征在于,进一步包括:所述第一电介质层的所述第一表面上的第三互连,所述第三互连耦合至所述第一互连<br>**《未公开》**对比文件中,焊球144直接形成在凹陷互连112上([0044]),中间没有其他位于电介质层表面并耦合至112的独立“互连”结构。导电层124是独立的表面互连,并非耦合至112。目标专利中“第三互连”是位于电介质层表面上且耦合至第一互连(嵌入式)的另一互连。对比文件中,与凹陷互连112直接连接的是上方的焊球144,而非另一个表面“互连”。本领域技术人员无法从对比文件中得出该特征。
**技术特征N**:以及所述第一电介质层的所述第一表面上的第四互连,所述第四互连耦合至所述第二互连。<br>**《未公开》**对比文件中,焊球144也直接形成在凸起互连124上([0044]),中间没有其他位于电介质层表面并耦合至124的独立“互连”结构。理由同特征M。对比文件缺少位于表面互连124之上并与之耦合的另一表面“互连”结构。
**技术特征O**:其特征在于,所述第三互连和所述第四互连是焊盘。<br>**《未公开》**无相应描述。对比文件中,直接与外部连接的是焊球144,而非定义为“焊盘”的特定结构。由于特征M和N未被公开,且对比文件未明确描述符合目标专利定义的“焊盘”(参见[0098]段)结构耦合在所述互连上,因此该特征未被公开。
**技术特征P**:其特征在于,所述基板是封装基板。<br>**《直接公开》**[0002]段:“...to a semiconductor device having... interconnects...”;全文所述 substrate 120 用于承载和互连半导体器件,属于封装基板范畴。对比文件涉及半导体器件制造与封装,其描述的基板(substrate 120)用于形成键合指并连接外部元件,其作用与目标专利中作为“封装基板”的基板相同。因此,本领域技术人员能直接认定其公开了“封装基板”。
**技术特征Q**:其特征在于,进一步包括第二电介质层。<br>**《未公开》**对比文件图3d-3m显示 substrate 120 是单一基板,未描述其具有多层电介质结构。对比文件全文未提及或在附图中示出基板120包含第二电介质层。本领域技术人员无法从中得出该特征。
**技术特征R**:其特征在于,所述基板被纳入到以下至少一者中:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。<br>**《未公开》**对比文件未具体描述包含所述基板的最终电子产品种类。对比文件虽然涉及半导体器件,可能用于各种电子设备,但并未明确记载或必然推导出其基板被纳入权利要求所列举的任一具体设备中。该特征属于应用领域限定,未被对比文件公开。
**技术特征S**:其特征在于,所述基板被纳入移动电话中。<br>**《未公开》**对比文件未提及移动电话。理由同特征R,应用领域未被公开。
**技术特征T**:其特征在于,进一步包括:嵌入在所述第一电介质层中的第三互连<br>**《直接公开》**同特征F。对比文件公开了嵌入的导电层116。该特征已被特征F覆盖并公开。
**技术特征U**:以及至少部分地在所述第三互连上的第四互连。<br>**《未公开》**对比文件中,焊球144形成在凹陷互连116上,但焊球属于凸块(bump),根据目标专利说明书的定义([0095]段),凸块(焊球)是互连的一种形式。然而,对比文件并未描述该“第四互连”(即焊球144)是“至少部分地在”互连116“上”的特定结构,其是直接沉积在116的暴露表面的焊料凸块。目标专利说明书(例如图17、25)中“至少部分地在...上”可能暗示一种部分重叠、部分悬空或部分位于空腔内的复杂三维关系,这与对比文件中简单的焊球沉积不同。从严谨的“毫无疑义”标准判断,对比文件未公开该特定的位置关系描述。虽然对比文件有焊球在键合指上,但“至少部分地在...上”在目标专利的语境中可能有更具体的结构含义(如部分交叠、部分位于空腔等)。对比文件未揭示这种具体的三维位置关系。本领域技术人员无法毫无疑义地得出该特征。
**技术特征V**:其特征在于,所述第三互连包括第一横截面尺寸,并且所述第四互连包括小于所述第一横截面尺寸的第二横截面尺寸。<br>**《未公开》**对比文件未比较或描述凹陷互连(如116)与其上方焊球144之间的横截面尺寸关系。对比文件附图未提供精确尺寸比例,文字也未提及互连与上方凸块之间的尺寸大小关系。本领域技术人员无法从中得出该特征。
**技术特征W**:其特征在于,所述第四互连部分地在所述第三互连上并且部分地在所述第一电介质层上。<br>**《未公开》**对比文件图4b显示焊球144似乎完全位于凹陷互连112/116的暴露顶部上方,未显示其部分位于周围电介质层(基板120)上。对比文件未描述或图示焊球部分位于电介质层上的结构。焊球被描述为“formed on”键合指,通常理解为覆盖在键合指暴露区域上。因此,该特征未被公开。
**技术特征X**:其特征在于,所述第四互连是焊盘。<br>**《未公开》**同特征O。对比文件中,焊球144是凸块,未被描述为“焊盘”。根据目标专利对“焊盘”的定义([0098]段),其是为不同材料互连提供耦合接口的元件。对比文件中的焊球144是最终的连接凸块,并非作为中间接口的“焊盘”。因此,该特征未被公开。
**技术特征Y**:其特征在于,所述第三互连耦合至所述第一互连。<br>**《未公开》**对比文件中,凹陷互连112和116通过通孔130和导电材料132电连接(图3j-k),但这是两个嵌入式互连之间的连接。特征T和U中的“第三互连”(嵌入式)和“第四互连”(其上的)之间是直接的、垂直的物理和电连接(焊球在键合指上)。然而,目标专利特征Y限定的“所述第三互连耦合至所述第一互连”,在权利要求语境中,“第一互连”是特征B定义的嵌入式迹线。对比文件未明确描述另一个嵌入式互连(如116)与第一个嵌入式互连(112)之间存在直接的耦合关系(尽管它们可能通过内部布线连接,但非直接耦合)。从权利要求限定的“第一”、“第三”互连看,它们应是独立的互连,其间的耦合关系未被对比文件直接描述。对比文件未明确记载权利要求中特定指代的“第三互连”(特征T的嵌入式互连)与“第一互连”(特征B的嵌入式互连)之间存在“耦合至”的关系。因此,该特征未被公开。
**技术特征Z**:其特征在于,进一步包括所述第一电介质层上的第三互连。<br>**《直接公开》**同特征D和H。对比文件公开了位于基板(第一电介质层)表面上的凸起导电层124或126。该特征与特征D、H类似,已被对比文件公开。凸起的导电层124或126即位于第一电介质层上的互连。

<<<A>>><<<B>>><<<D>>><<<P>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE