返回项目页面
对比文件列表
2000-10-27_CA2305977A_发明专利_CA2305977A1 CONNECTION METHOD AND STRUCTURE TO PRINTED CIRCUIT BOARD_+++A_B_D_F_H_P_Q_T_Z_c_g_u+++.docx
2026-03-19 22:59
2003-10-28_US6638863B_发明授权_US06638863B2 Electropolishing metal layers on wafers having trenches or vias with dummy structures_+++A_b_d_f_h_o_q_t_x_z+++.docx
2026-03-19 22:59
2006-01-31_US6992394B_发明授权_US06992394B2 Multi-level conductive lines with reduced pitch_+++B_C_D_F_G_H_Z_q+++.docx
2026-03-19 22:59
2007-07-26_JP2007189216A_发明专利_JP2007189216A Method of manufacturing multilayer wiring board_+++A_D_H_J_K_P_Q_Z+++.docx
2026-03-19 22:59
2010-01-14_US2010009554A_发明申请_US20100009554A1 Microelectronic interconnect element with decreased conductor spacing_+++A_B_D_F_H_M_N_O_P_Q_T_U_Z_j_l+++.docx
2026-03-19 22:59
2010-01-14_WO2010005592A_发明申请_WO2010005592A2 MICROELECTRONIC INTERCONNECT ELEMENT WITH DECREASED CONDUCTOR SPACING_+++A_D_H_L_M_N_O_P_Q_T_U_Z_b_i_j+++.docx
2026-03-19 22:59
2010-01-19_US7649749B_发明授权_US07649749B2 Wiring substrate, semiconductor device, and method of manufacturing the same_+++A_B_D_F_P_Q_T_c_g_i_r+++.docx
2026-03-19 22:59
2010-06-17_US2010147560A_发明申请_US20100147560A1 WIRING BOARD AND METHOD OF MANUFACTURING THE SAME_+++A_M_N_O_P_Q_T_Y_Z_b_d_f_r_s_u_x+++.docx
2026-03-19 22:59
2010-06-24_JP2010141204A_发明专利_JP2010141204A Wiring board and method of manufacturing the same_+++A_B_D_F_H_P_Q_Z_y+++.docx
2026-03-19 22:59
2010-07-15_None_发明专利_JPWO2008120348A1 半導体装置の製造方法_+++D_H_N_Q_R_S_Z+++.docx
2026-03-19 22:59
2011-03-22_US7911037B_发明授权_US07911037B1 Method and structure for creating embedded metal features_+++A_B_D_F_H_K_T_U_W_Z_c_e_f_g_h_i_j_l_m_n_p_q_r_s_y+++.docx
2026-03-19 22:59
2011-04-15_KR1020110039337A_发明公开_KR1020110039337A 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법_+++A_L_M_N_O_P_Q_T_U_X_Y_Z_b_d_f_h_j_r_w+++.docx
2026-03-19 22:59
2011-11-04_JP2011527830A_发明专利_JP2011527830A Microelectronic interconnect elements which the conductor gap has been reduced_+++A_B_F_P_Q_i_j_k_l_r_s+++.docx
2026-03-19 22:59
2012-09-12_JP5026400B_发明专利_JP5026400B2 Wiring board and a method of manufacturing the same_+++A_P_Q_Z_b_d_h+++.docx
2026-03-19 22:59
2011-11-04_JP2011527830A_发明专利_JP2011527830A Microelectronic interconnect elements which the conductor gap has been reduced_+++A_B_F_P_Q_i_j_k_l_r_s+++.docx

**对比文件名称**:2011-11-04_JP2011527830A_发明专利_JP2011527830A Microelectronic interconnect elements which the conductor gap has been reduced

**目标专利名称**:用于基板的超细间距和间隔互连CN105493278B

**本次调用的模型名称**:DeepSeek最新版本模型

根据用户指令,我将严格按照目标专利权利要求中已给出的技术特征划分,创建特征比对表格,并进行公开性判断。以下是我的分析和比对结果:

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**特征A**《直接公开》图3A及相关描述:“超小型電子相互接続素子112...第1の誘電体層114A”(微电子互连元件112...第一电介质层114A)。[0006]段描述“誘電体層は、第1の金属線のうちの金属線を第2の金属線のうちの隣接する金属線から分離する”(电介质层将第一金属线中的金属线与第二金属线中相邻的金属线分离)。对比文件明确公开了其互连元件包含电介质层(如114A),该电介质层具有上表面和下表面,用于支持和隔离金属线(互连)。这与目标专利中“包括第一表面和第二表面的第一电介质层”的技术特征完全相同,且在对比文件中的作用同样是作为互连的支撑和绝缘基体。因此,本领域技术人员能毫无疑义地得出该技术特征。
**特征B**《直接公开》图3A及相关描述:“複数の第1の金属線110は、基準平面116内で横方向に延在する幅wおよび長さlを有する下方表面122を有している。第1の金属線は、基準平面から離れている上方表面120と...第1の金属線110の上方表面120と下方表面122との間の距離126は、第1の金属線の厚さ126を画定する。”(多个第一金属线110具有在基准平面116内横向延伸的宽度w和长度l的下表面122。第一金属线还具有远离基准平面的上表面120...第一金属线110的上表面120与下表面122之间的距离126限定了第一金属线的厚度126。)[0007]段也有相应描述。对比文件清晰地公开了第一金属线110是嵌入在电介质层114A中的迹线(金属线)。其下表面122在基准平面内,意味着其第一侧(下侧和侧壁)被电介质层围绕;其上表面120暴露,意味着第二侧(上侧)的至少一部分不与电介质层接触。这与目标专利中“嵌入在第一电介质层中的第一互连(第一迹线)”及其侧部被围绕、顶部暴露的特征完全一致。对比文件中,这种嵌入和暴露的结构是其实现高密度互连的基础,与目标专利中嵌入式互连的作用(提供互连路径)相同。因此,该特征被直接公开。
**特征C**《未公开》对比文件中未发现描述“空腔(cavity)”或“凹槽”的结构,也未提及“空腔宽度”与“互连宽度基本相等”。图3A显示第一金属线110的上表面120是暴露的,但这是通过蚀刻或电镀工艺形成的金属线顶部表面,其上方是空气或后续工艺填充的材料,并非在电介质层中刻意形成的、穿过其表面到达互连的空腔结构。目标专利的“第一空腔”是一个关键特征,它是在电介质层中形成的、特意使嵌入式互连(第一迹线)顶部暴露的凹槽(参见说明书[0066]、[0128]等)。其作用是增大毗邻互连之间的有效距离,防止短路。对比文件仅公开了嵌入式互连的顶部与电介质层表面平齐或略低于表面(形成凹陷),但并未描述或暗示在电介质层中形成一个具有特定宽度(与互连宽度基本相等)并“穿过”电介质层表面到达互连的“空腔”。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出这一特定结构。因此,该特征既未被直接公开,也未被隐含公开。
**特征D**《未公开》对比文件图3A公开了“複数の第2の金属線110'”(多个第二金属线110'),其描述为:“第2の金属線110'は、同様に基準平面116内で横方向に延在する幅w'および長さlを有する上方表面を有している。第2の金属線は、基準平面116から離れている下方表面122'をさらに有することが可能である。”(第二金属线110’同样具有在基准平面116内横向延伸的宽度w’和长度l的上表面。第二金属线还可以具有远离基准平面116的下表面122’。)目标专利的特征D要求“第二互连”是“第二迹线”,并且其“第三侧至少部分地耦合到第一电介质层的第一表面上”,这意味着第二互连是位于电介质层顶面上的表面迹线。然而,对比文件中的第二金属线110’同样是嵌入在电介质层114A中的(其上表面在基准平面内,下表面远离基准平面),属于嵌入式互连,而非位于电介质层顶面上的表面迹线。两者结构位置和作用不同。因此,该特征未被公开。
**特征E**《未公开》对比文件中未发现在第一金属线110上方的“空腔”中存在另一互连(第五互连)并与之耦合的结构。图3A、4等图示均未显示此类特征。目标专利的特征E描述了在所述第一空腔中存在一个第五互连,并耦合至第一互连。这是一个特定的垂直叠加互连结构。对比文件完全没有公开或暗示在嵌入式互连上方、在可能形成的凹陷或空间中存在另一个耦合的互连。本领域技术人员无法从对比文件内容中合理推断出该特征。
**特征F**《直接公开》图3A及相关描述:“複数の第1の金属線110”(多个第一金属线110)以及“複数の第2の金属線110'”(多个第二金属线110')。[0006]段:“超小型電子相互接続素子は、複数の第1の金属線および複数の第2の金属線を含むことができる。”(微电子互连元件可以包括多个第一金属线和多个第二金属线。)对比文件明确公开了互连元件中包含多个嵌入式互连,例如多个第一金属线110和多个第二金属线110’。因此,“嵌入在第一电介质层中的第三互连”作为另一个嵌入式互连,已被直接公开。其结构描述与特征B中的第一互连类似。
**特征G**《未公开》同特征C,对比文件未描述在电介质层中形成“第二空腔”的结构,也未提及空腔宽度与互连宽度基本相等。理由同特征C。目标专利中与第三互连对应的第二空腔是其特定结构的一部分。对比文件未公开此特征。
**特征H**《未公开》对比文件图3A中,电介质层114A的上表面上看不到独立的“第四互连”。图4显示了在另一个电介质层214的上表面230上存在金属线232,但那是不同的层(可视为另一布线层),并非权利要求中限定的在“第一电介质层”的“第一表面上”的第四互连。目标专利的特征H要求在第一电介质层的同一表面上设置第四互连(表面互连)。对比文件图3A所示的实施例中,第一电介质层114A的表面只有交替排列的嵌入式第一和第二金属线的端面,没有独立的表面互连。尽管对比文件的其他部分(如图4)可能涉及多层布线,但那属于不同的层结构,不能直接对应于权利要求中限定的“第一电介质层的第二表面上的第四互连”。因此,该特征未被公开。
**特征I**《隐含公开》[0008]段:“第1のピッチは、第1の金属線のうちの1つの幅の少なくとも約2倍に等し...”(第一间距等于第一金属线中一个的宽度的至少约2倍...)。结合[0007]段和图示,金属线宽度可为10或20微米。目标专利要求第一与第三互连(均为嵌入式互连)之间的横向间隔约为30微米。对比文件公开了同层中间类互连(如第一金属线之间)的间距(P1)至少为线宽的2倍。若线宽为15微米,则间距至少为30微米。本领域技术人员为了获得更高密度,完全可能将间距设计为约30微米这一具体数值,这是从对比文件公开的“至少2倍线宽”的教导中可以合理推断出的一个具体实施方案。因此,该特征被隐含公开。
**特征J**《隐含公开》同上,[0008]段公开间距至少为线宽的2倍。若线宽小于15微米,则间距自然小于30微米。此外,对比文件追求高密度,减小间距是必然趋势。目标专利要求间隔小于30微米。对比文件教导了间距与线宽的比例关系,并致力于提高密度。本领域技术人员在对比文件公开内容的基础上,为实现更高密度,完全有能力且有意愿将同层嵌入式互连的间隔设计为小于30微米。这是一个合理的推断。因此,该特征被隐含公开。
**特征K**《隐含公开》[0007]段及图3A描述:“第1の金属線110と第1の金属線に隣接する第2の金属線110'との間に非常に小さい分離距離aを有する能力である。”(具有在第一金属线110与和其相邻的第二金属线110’之间非常小的分离距离a的能力。)[0008]段进一步说明距离a可以比金属线宽度小得多。目标专利要求第一互连(嵌入式)与第二互连(表面迹线)之间的横向间隔约为10微米。对比文件公开了不同类型嵌入式互连(第一与第二金属线)之间可以实现极小的间隔“a”,并指出该间隔可比线宽小得多(如0.5微米)。虽然目标专利的第二互连类型不同(表面迹线),但本领域技术人员在对比文件教导“可实现超小间隔”的基础上,为了实现高密度布线,将嵌入式互连与相邻的表面互连之间的间隔设置为约10微米,是完全可以合理推断出的常规设计选择。因此,该特征被隐含公开。
**特征L**《隐含公开》同上,对比文件公开了间隔“a”可以非常小(如0.5微米),远小于10微米。既然对比文件公开了不同类型嵌入式互连间可达到远小于10微米的间隔,那么本领域技术人员为了实现紧凑设计,将嵌入式互连与相邻表面互连的间隔设置为小于10微米,是顺理成章的推理。该特征被隐含公开。
**特征M**《未公开》对比文件中未显示在第一电介质层(114A)的表面上设置有耦合至第一金属线(110)的“第三互连”。图3B显示了连接至金属线的导电垫,但这些垫位于电介质层114A的同一平面(基准平面)内,属于嵌入式或半嵌入式结构,并非位于“第一电介质层的第一表面上”的凸起互连。目标专利的特征M要求在第一电介质层的表面上设置一个耦合至第一互连的第三互连。对比文件没有公开这种位于电介质层表面之上、并向下与嵌入式互连耦合的结构。其导电垫与金属线基本处于同一加工层面。因此,该特征未被公开。
**特征N**《未公开》同特征M及特征D,对比文件未公开位于第一电介质层表面上且耦合至第二互连(表面迹线)的第四互连。理由同特征M。对比文件缺乏对表面互连及其上耦合焊盘的结构描述。该特征未被公开。
**特征O**《未公开》对比文件描述了“導電性パッド”(导电垫),例如图4中的234、244、246。但这些垫通常与金属线处于同一层面或通过通孔连接,并未明确描述其为专门耦合在“表面互连”端部的“焊盘”结构,且其位置关系不符合特征M、N的前提。虽然对比文件公开了“导电垫”这一元件,但该特征(O)依赖于前序特征M、N(表面互连上的焊盘)。由于特征M、N未被公开,且对比文件中导电垫的布置方式和作用与目标专利中所述的“表面互连上的焊盘”并不完全相同,因此不能认为特征O被公开。
**特征P**《直接公开》[0002]段:“超小型電子相互接続は、たとえば、半導体チップのような超小型電子素子への直接的な相互接続のため使用されるパッケージ基板を含む。”(超小型电子互连包括例如用于直接连接到像半导体芯片这样的超小型电子元件的封装基板。)对比文件明确其互连元件可用于或本身就是“封装基板(パッケージ基板)”。这与目标专利权利要求中限定的“基板是封装基板”完全一致。因此,该特征被直接公开。
**特征Q**《直接公开》图3A、5等显示了多个电介质层,例如114A和114B。[0002]段也提到“複数の誘電体層”(多个电介质层)。对比文件明确公开了其互连元件可以包含多个电介质层。这与目标专利的“进一步包括第二电介质层”的特征直接对应。因此,该特征被直接公开。
**特征R**《隐含公开》对比文件未明确列出具体电子设备,但其背景技术和应用描述指出互连元件用于半导体芯片封装、电路板等,这些是构成音乐播放器、手机、计算机等电子设备的核心部件。目标专利要求基板被纳入多种电子设备中。对比文件公开的互连元件(封装基板)正是这些电子设备中不可或缺的组成部分。本领域技术人员能够毫无困难地理解,根据对比文件制造的互连元件可以用于这些终端产品。这是一个合理的隐含公开。
**特征S**《隐含公开》同上。移动电话作为典型的通信设备,其内部必然包含封装基板等互连元件。理由同特征R。对比文件公开的互连元件可应用于通信设备,自然包括移动电话。该特征被隐含公开。
**特征T**《未公开》对比文件公开了多个嵌入式互连(如第一金属线110、第二金属线110’),但未公开一个互连(第四互连)“至少部分地在”另一个互连(第三互连)“上”的这种垂直堆叠且电连接的结构。图8显示了上下对齐的线610、610‘,但那是为了形成更厚的单一导体,并非一个互连在另一个互连“上”的独立结构。目标专利的特征T和U描述了一种互连部分位于另一互连之上的三维结构。对比文件的主要发明点在于同平面内交替嵌入式互连以减小间隙,并未教导或展示这种垂直方向上的互连堆叠耦合关系。因此,该特征未被公开。
**特征U**《未公开》同上。同上。
**特征V**《未公开》对比文件未描述一个互连(第四互连)的横截面尺寸小于其下方另一互连(第三互连)的横截面尺寸。该特征是特征T、U结构的进一步限定。由于基础结构未被公开,该尺寸关系特征也无从谈起。因此,未被公开。
**特征W**《未公开》对比文件未描述一个互连部分位于另一互连上、部分位于电介质层上的结构。该特征是特征T、U结构的具体位置描述。由于基础结构未被公开,该特征也未被公开。
**特征X**《未公开》对比文件虽然公开了“导电垫”,但未公开该垫作为“第四互连”并以特征W所述的方式放置。该特征依赖于前序特征T、U、W。由于那些结构特征未被公开,且此处的“焊盘”具有特定的位置关系,因此该特征未被公开。
**特征Y**《未公开》对比文件未公开“第三互连耦合至第一互连”。其互连通常通过通孔或在不同层间连接,未描述同层或相邻层嵌入式互连之间的直接横向耦合。目标专利的该特征限定了互连之间的连接关系。对比文件没有公开或暗示这一特定的连接方式。因此,未被公开。
**特征Z**《未公开》同特征H,对比文件未显示在第一电介质层的上表面上设置“第三互连”。该特征与特征H类似,要求在第一电介质层表面上有互连。对比文件未公开此结构。因此,未被公开。

### 结论与代码输出

根据上述比对分析:

- **直接公开**的技术特征有:A、B、F、P、Q。

- **隐含公开**的技术特征有:I、J、K、L、R、S。

- 其余技术特征(C, D, E, G, H, M, N, O, T, U, V, W, X, Y, Z)既未被直接公开,也未被隐含公开。

根据输出格式要求,在回答结尾插入对应的代码:

<<<A>>><<<B>>><<<F>>><<<P>>><<<Q>>>

<<<i>>><<<j>>><<<k>>><<<l>>><<<r>>><<<s>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE