返回项目页面
对比文件列表
2001-05-23_EP1102327A_发明公开_EP1102327A2 Field effect semiconductor device_+++A_C_E_J_P_Q_T_X_b_d_i_k_s_v_w+++.docx
2026-03-19 23:06
2001-08-03_JP2001210831A_发明专利_JP2001210831A Semiconductor device_+++A_C_D_E_J_P_Q_T_V_W_X_b_i_l_m_s_u+++.docx
2026-03-19 23:06
2002-07-30_US6426279B_发明授权_US06426279B1 Epitaxial delta doping for retrograde channel profile_+++A_E_I_J_P_Q_X_b_c_k_l_m_s_t_u+++.docx
2026-03-19 23:06
2003-03-20_US2003052348A_发明申请_US20030052348A1 Semiconductor device_+++A_D_E_I_J_L_M_P_V_W_b_c_n_o_q_s_t_u_x+++.docx
2026-03-19 23:06
2005-09-20_US6946691B_发明授权_US06946691B2 Field effect transistor_+++A_C_F_H_P_T_b_c_e_i_l_m_s_u_x+++.docx
2026-03-19 23:06
2006-06-21_EP1672700A_发明公开_EP1672700A2 Field effect semiconductor device_+++A_D_E_I_J_K_L_M_Q_V_W_n_o_r_s_t_u+++.docx
2026-03-19 23:06
2007-10-03_EP1102327B_发明授权_EP1102327B1 Field effect semiconductor device_+++A_B_D_E_J_P_Q_U_V_W_X_b_c_i_l_m_s_t+++.docx
2026-03-19 23:06
2008-01-31_DE60036594T_发明专利_DE60036594T2 Field effect semiconductor device_+++A_D_E_J_L_M_V_W_b_c_i_n_o_p_q_s_t_u_x+++.docx
2026-03-19 23:06
2009-10-01_US2009242873A_发明申请_US20090242873A1 SEMICONDUCTOR HETEROSTRUCTURES TO REDUCE SHORT CHANNEL EFFECTS_+++A_C_F_G_H_L_M_T_b_c_p_s+++.docx
2026-03-19 23:06
2010-11-04_US2010279481A_发明申请_US20100279481A1 CONTROL OF DOPANT DIFFUSION FROM BURIED LAYERS IN BIPOLAR INTEGRATED CIRCUITS_+++A_E_J_N_O_P_Q_X_b_c_k_l_m_s_t_u+++.docx
2026-03-19 23:06
2011-05-26_JP2011103434A_发明专利_JP2011103434A Source_drain engineering of devices with high-mobility channels_+++A_C_F_G_H_J_K_L_M_N_O_Q_R_T_U_b_p_s+++.docx
2026-03-19 23:06
2012-03-14_CN102376715A_发明公开_CN102376715A 一种无电容型动态随机访问存储器结构及其制备方法_+++A_J_K_L_M_S_T_U_d_n_o_v_w+++.docx
2026-03-19 23:06
2013-03-14_KR1020130026974A_发明公开_KR1020130026974A 채널 두께를 제어하는 FINFET 설계_+++A_B_E_F_J_K_P_R_S_X_c_d_g_i_l_m_n_o_t_v_w+++.docx
2026-03-19 23:06
2013-03-16_TW201312751A_发明专利_TW201312751A 半導體元件及其形成方法_+++A_E_F_J_K_L_M_R_X_b_c_i_p_s_t_u+++.docx
2026-03-19 23:06
2013-03-20_CN102983165A_发明公开_CN102983165A 控制沟道厚度的FinFET设计_+++A_E_J_K_L_M_P_R_U_b_c_d_f_i_s_t_v_w_x+++.docx
2026-03-19 23:06
US2004212013A1_Description_20260309_2009_+++A_D_E_J_P_V_W_X_b_c_i_l_m_q_s_t_u+++.docx
2026-03-19 23:06
US2013056795A1_Description_20260309_2009_+++A_E_F_I_J_K_L_M_P_R_S_T_U_X_b_c_g_y+++.docx
2026-03-19 23:06
2011-05-26_JP2011103434A_发明专利_JP2011103434A Source_drain engineering of devices with high-mobility channels_+++A_C_F_G_H_J_K_L_M_N_O_Q_R_T_U_b_p_s+++.docx

**对比文件名称**:2011-05-26_JP2011103434A_发明专利_JP2011103434A Source_drain engineering of devices with high-mobility channels

**目标专利名称**:249具有扩散势垒区的晶体管CN105981145B

**本次调用的模型名称**:专利创造性评估模型

作为资深专利代理师,我将严格依据目标专利说明书和权利要求的上下文,对对比文件进行技术特征公开性评估。目标专利的核心在于提供一种具有扩散势垒区的晶体管,该扩散势垒区由带隙能量较高的材料(如III-V或II-VI族化合物)形成,位于重掺杂区(基板的第一区域)和沟道区之间,用于阻挡掺杂物从重掺杂区向沟道区的扩散,并结合背栅触点实现对阈值电压的增强控制。对比文件JP2011103434A涉及一种具有高迁移率沟道(如III-V族化合物)的晶体管,其通过在沟道层两侧设置带隙更大的“屏障层”(バリア層)形成量子阱结构,并使用IV族半导体(如Si、Ge)形成源/漏区以降低电阻。

以下为特征比对表格:

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用(翻译为中文)公开性论述
**特征A《直接公开》**<br>包括:基板[2] “基板20が提供される。 基板20は、シリコン、ゲルマニウム、SiGe、及び/又は、その他の半導体材料から成る半導体基板であってもよい。”对比文件明确公开了晶体管包括基板(基板20)。本领域技术人员可以毫无疑义地得出该技术方案。因此,特征A被对比文件直接公开。
**特征B《隐含公开》**<br>形成在所述基板的第一区域的表面上的扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的[2] “底部バリア層24、チャネル層26、及び、上部バリア層28を含む複数の層は、凹部22にエピタキシャル成長する…チャネル層26は、第一バンドギャップを有し、底部バリア層24及び上部バリア層28は、第一バンドギャップより大きい第二バンドギャップを有する。”<br>[2] “底部バリア層24と上部バリア層28は、In 0.52 Al 0.48 Asからなる…底部バリア層24は、厚さが約5〜約10000nm間で…”目标专利的“扩散势垒区”核心作用是阻挡掺杂物扩散,其技术手段是使用带隙能量高于沟道区的材料。对比文件公开了“底部屏障层24”,其位于基板20之上、沟道层26之下,且明确其带隙能量(第二带隙能量)大于沟道层26的带隙能量(第一带隙能量)。虽然对比文件中该层的主要作用是作为量子阱的一部分以限制载流子,并未明确提及用于阻挡掺杂扩散,但根据本领域技术人员的普遍知识,具有更高带隙的材料本身对载流子和掺杂剂的扩散具有天然的抑制或势垒效应。在宽松的隐含公开判断标准下,可以合理推断,对比文件中位于高掺杂源漏区(通过后续工艺形成)与沟道区之间的、带隙更高的底部屏障层24,客观上能够起到阻挡来自下方区域(可对应于基板或重掺杂区)的掺杂物向沟道区扩散的作用。因此,特征B被对比文件隐含公开。
**特征C《直接公开》**<br>形成在所述扩散势垒区的表面上的沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成[2] “底部バリア層24、チャネル層26、及び、上部バリア層28を含む複数の層は、凹部22にエピタキシャル成長する…チャネル層26は、第一バンドギャップを有し、底部バリア層24及び上部バリア層28は、第一バンドギャップより大きい第二バンドギャップを有する。”<br>[2] “チャネル層26は、In 0.7 Ga 0.3 Asから成る…”对比文件明确公开了在底部屏障层24上形成沟道层26,并且沟道层26的带隙能量(第一带隙能量)低于底部屏障层24的带隙能量(第二带隙能量)。材料In0.7Ga0.3As是III-V族化合物,属于目标专利所述第二材料的范畴。因此,特征C被对比文件直接公开。
**特征D《未公开》**<br>以及耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中。无对比文件全文未提及任何与“背栅触点”相关的结构或技术内容。目标专利中的背栅触点是用于独立偏置重掺杂区以控制阈值电压的关键部件。对比文件中的器件结构并无此设计。因此,特征D既未被直接公开,也未被隐含公开。
**特征E《未公开》**<br>其特征在于,所述第一区域具有比所述沟道区更高的掺杂浓度。无目标专利中“第一区域”特指重掺杂区。对比文件中,虽然后续形成的源/漏区域42是高掺杂的(约1x10^18 /cm^3 ~ 约1x10^21 /cm^3),但位于沟道层26下方的基板20或底部屏障层24并未被描述为具有高于沟道区的掺杂浓度。沟道层26本身可能是未掺杂或低掺杂的,但对比文件未明确其下方区域是“重掺杂区”。因此,特征E未被公开。
**特征F《直接公开》**<br>其特征在于,所述第一材料包括III-V族复合物或II-VI族复合物。[2] “底部バリア層24と上部バリア層28は、In 0.52 Al 0.48 Asからなる…InAlAs…AlAs”对比文件公开的底部屏障层24的材料In0.52Al0.48As(即InAlAs)属于III-V族复合物。因此,特征F被对比文件直接公开。
**特征G《直接公开》**<br>其特征在于,所述第一材料包括砷化铝或砷化铟铝。[2] “底部バリア層24と上部バリア層28は、In 0.52 Al 0.48 Asからなる…AlAs”对比文件明确列举了底部屏障层24的材料包括InAlAs(砷化铟铝)和AlAs(砷化铝)。因此,特征G被对比文件直接公开。
**特征H《直接公开》**<br>其特征在于,所述第二材料包括砷化镓或砷化铟镓。[2] “チャネル層26は、In 0.7 Ga 0.3 Asから成る…InGaAs”对比文件明确列举了沟道层26的材料包括In0.7Ga0.3As(砷化铟镓)。因此,特征H被对比文件直接公开。
**特征I《未公开》**<br>其特征在于,所述沟道区和所述第一区域是基于超锐逆掺杂分布来掺杂的。无目标专利的“超锐逆掺杂分布”特指沟道区与下方的重掺杂区具有显著不同的掺杂浓度,以实现特定的阈值电压控制。对比文件未提及在沟道层26和其下方的基板20或屏障层24之间采用这种特定的掺杂分布设计。虽然沟道层可能未掺杂,但并未明确其下方区域是“重掺杂”并与之形成“超锐逆”分布。因此,特征I未被公开。
**特征J《直接公开》**<br>其特征在于,进一步包括:形成在所述沟道区的表面上的介电层[2] “ゲート誘電体(絶縁体)32…ゲート誘電体32は、酸化ケイ素…高k誘電材料から形成してもよい。”对比文件公开了在沟道层(或上部屏障层)上形成栅极绝缘体(ゲート誘電体)32,其作用即为栅极介电层。因此,特征J被对比文件直接公开。
**特征K《直接公开》**<br>形成在所述介电层的表面上的金属栅极[2] “ゲート電極34…ゲート電極34は、…金属、金属窒化物…から形成されてもよい。”对比文件公开了栅电极34,并明确其可由金属等材料形成,即金属栅极。因此,特征K被对比文件直接公开。
**特征L《直接公开》**<br>形成在所述扩散势垒区的所述表面上的源极区[2] “ソース/ドレイン領域42…ソース/ドレイン領域42は、シリコン、ゲルマニウム、又は、シリコンゲルマニウム(silicon germanium 、SiGe)から形成されてもよい。”<br>结合图7(A),源/漏区域42形成于凹部38中,该凹部蚀刻至底部屏障层24下方。对比文件公开了源极区域(ソース/ドレイン領域42),其形成在经蚀刻后的区域内,该区域暴露了底部屏障层24的侧面甚至下方,可以理解为形成在扩散势垒区(对应底部屏障层)的表面或与之相邻。因此,特征L被对比文件直接公开。
**特征M《直接公开》**<br>形成在所述扩散势垒区的所述表面上的漏极区[2] “ソース/ドレイン領域42…ソース/ドレイン領域42は、シリコン、ゲルマニウム、又は、シリコンゲルマニウム(silicon germanium 、SiGe)から形成されてもよい。”同上,漏极区域也被公开。因此,特征M被对比文件直接公开。
**特征N《直接公开》**<br>毗邻于所述源极区的第一浅沟槽隔离区[2] “シャロートレンチアイソレーション(浅溝分離)(STI)領域30等の絶縁構造が基板20に形成される。”<br>结合图示,STI区域30位于器件有源区两侧。对比文件明确公开了浅沟槽隔离(STI)区域30。在晶体管结构中,STI区域自然毗邻于源/漏区域以进行电隔离。因此,特征N被对比文件直接公开。
**特征O《直接公开》**<br>以及毗邻于所述漏极区的第二浅沟槽隔离区。[2] “シャロートレンチアイソレーション(浅溝分離)(STI)領域30等の絶縁構造が基板20に形成される。”同上,STI区域30也毗邻漏极区。因此,特征O被对比文件直接公开。
**特征P《隐含公开》**<br>其特征在于,所述扩散势垒区介于所述沟道区和所述第一区域之间。[2] “底部バリア層24、チャネル層26、及び、上部バリア層28を含む複数の層は、凹部22にエピタキシャル成長する。”对比文件公开的层状结构顺序为:基板20 / 底部屏障层24 / 沟道层26 / 上部屏障层28。底部屏障层24位于沟道层26和基板20之间。虽然对比文件的“第一区域”(基板)不一定是目标专利定义的“重掺杂区”,但从物理位置结构来看,底部屏障层24确实介于沟道层26和其下方的基板区域之间。在宽松的隐含公开标准下,可以认为该结构位置关系被公开。因此,特征P被对比文件隐含公开。
**特征Q《直接公开》**<br>其特征在于,所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)。全文,特别是图2至图11所描述的晶体管结构。对比文件说明书及附图(如图2至图11)描述和示意的晶体管结构是平面型MOSFET。因此,特征Q被对比文件直接公开。
**特征R《直接公开》**<br>其特征在于,所述装置是鳍式场效应晶体管(FinFET)。[2] “前段落で論じた実施例は、FinFETs(fin field-effect transistors)に用いることができる。 図12を参照して、フィン60…が形成される。”对比文件明确公开了其技术方案也可用于制造FinFET,并在图12-图17中进行了描述。因此,特征R被对比文件直接公开。
**特征S《隐含公开》**<br>包括:在基板的重掺杂区的表面上形成扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的[2] “底部バリア層24、チャネル層26、及び、上部バリア層28を含む複数の層は、凹部22にエピタキシャル成長する…底部バリア層24…は、第一バンドギャップより大きい第二バンドギャップを有する。”对比文件公开了在基板20上(通过凹部22)外延生长底部屏障层24,且该层具有较高的带隙能量。虽然对比文件未明确基板20是“重掺杂区”,但该步骤本身是在基板表面形成一层具有较高带隙材料的过程。结合对特征B的隐含公开判断,该方法步骤可被认为是隐含公开的。
**特征T《直接公开》**<br>在所述扩散势垒区的表面上形成沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成[2] “底部バリア層24、チャネル層26、及び、上部バリア層28を含む複数の層は、凹部22にエピタキシャル成長する…チャネル層26は、第一バンドギャップを有し、底部バリア層24…は、第一バンドギャップより大きい第二バンドギャップを有する。”对比文件明确公开了在底部屏障层24上外延生长沟道层26,且沟道层26的带隙低于底部屏障层24。因此,特征T被对比文件直接公开。
**特征U《直接公开》**<br>蚀刻所述沟道区的特定区域以形成源极区和漏极区[2] “凹部38が形成される。…凹部38の底面は、チャネル層26の底面より低くてもよい。”<br>[2] “IV族半導体材料が凹部38にエピタキシャル成長し、ソースドレイン領域42を形成する”对比文件公开了通过蚀刻形成凹部38(蚀穿了沟道层26等),然后在凹部中外延生长材料以形成源/漏区域42。这实质上是“蚀刻沟道区的特定区域以形成源极区和漏极区”的工艺。因此,特征U被对比文件直接公开。
**特征V《未公开》**<br>以及形成背栅触点,所述背栅触点延伸到所述基板的所述重掺杂区中。无同特征D,对比文件未涉及背栅触点的形成。因此,特征V未被公开。
**特征W《未公开》**<br>进一步包括形成耦合到所述重掺杂区的背栅触点。无同特征D、V,对比文件未涉及背栅触点的形成。因此,特征W未被公开。
**特征X《未公开》**<br>其特征在于,所述扩散势垒区陷住来自所述重掺杂区的掺杂物。无目标专利明确描述了扩散势垒区“陷住”(trap)掺杂物的功能。对比文件中对于底部屏障层24,仅描述了其作为量子阱一部分以及可能平滑晶格失配的作用,并未提及任何关于阻挡或陷住掺杂物扩散的功能。因此,特征X未被公开。
**特征Y《未公开》**<br>其特征在于,所述扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物,以及其中所述第一材料是砷化镓或者砷化铟镓,并且所述第二材料是砷化铝或砷化铟铝。无此特征限定了扩散势垒区陷住掺杂物的具体界面以及特定的材料组合。对比文件既未公开“陷住掺杂物”的功能,也未公开在此特定界面(较低界面)实现该功能,更未公开将GaAs/InGaAs作为高带隙材料(第一材料)与AlAs/InAlAs作为低带隙材料(第二材料)组合用于此目的(对比文件公开的组合通常是相反的)。因此,特征Y未被公开。
**特征Z《未公开》**<br>其特征在于,所述扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物,以及其中所述第一材料是硅,并且所述第二材料是砷化铝或砷化铟铝。无此特征限定了另一种材料组合和陷住界面。对比文件未公开使用硅作为高带隙的扩散势垒材料(硅的带隙低于AlAs/InAlAs),也未公开在此特定界面(较高界面)陷住掺杂物。因此,特征Z未被公开。

### 总结与代码输出

根据上述评估:

- **直接公开**的特征有:A, C, F, G, H, J, K, L, M, N, O, Q, R, T, U。

- **隐含公开**的特征有:B, P, S。

- **未公开**的特征有:D, E, I, V, W, X, Y, Z。

<<<A>>><<<C>>><<<F>>><<<G>>><<<H>>><<<J>>><<<K>>><<<L>>><<<M>>><<<N>>><<<O>>><<<Q>>><<<R>>><<<T>>><<<U>>>

<<<b>>><<<p>>><<<s>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE