对比文件名称：2014-01-16_US2014019792A_发明申请_US20140019792A1 TIMING CALIBRATION FOR MULTIMODE I_O SYSTEMS
目标专利名称：259用于存储器接口中的延迟控制的方法和设备CN106663462B
本次调用的模型名称：OpenAI GPT-4
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：第一延迟电路，所述第一延迟电路被配置成向第二延迟电路提供电压偏置并且以一更新速率来更新所述电压偏置，<br>**判断结果：未公开** | 对比文件第[0018]段：“Both interface circuits 120 and 165 contain circuitry that is adjusted or tuned in accordance with calibration parameters. ... The parameters can be stored in control registers (not shown) in the memory controller 105 and/or memory device 160 that are updated during a calibration operation.” | **未直接公开**：对比文件公开了接口电路包含可根据校准参数调整的电路，并且参数在校准操作期间被更新。然而，这些“校准参数”（如接收器样本相位、发射器驱动相位、电压参数等）是用于调整接口电路性能的各种设置，并非特指由一个延迟电路生成并提供给另一个延迟电路的“电压偏置”。目标专利中的“电压偏置”是专门用于控制延迟元件延迟的特定电压信号。<br>**未隐含公开**：本领域技术人员无法从对比文件中提及的“更新校准参数”毫无疑义地或通过合理推断得出存在一个专门生成并更新“电压偏置”的“第一延迟电路”。对比文件中的参数更新是在系统层面进行校准操作的一部分，其目的和作用（优化数据传输完整性）与目标专利中通过电压偏置精确控制另一个延迟电路延迟步进的目的和作用（提供受控的精确延迟）不同。因此，该技术特征未被公开。 |
| **技术特征B**：其中所述电压偏置控制所述第二延迟电路的延迟<br>**判断结果：未公开** | 对比文件第[0019]段：“... timing parameters such as receiver sample phase and transmitter drive phase, voltage parameters such as receiver offset or reference voltage, receiver current bias, ...” | **未直接公开**：对比文件列举了包括电压参数在内的多种校准参数，这些参数会影响接口电路的性能。例如，“receiver sample phase”是影响接收信号相对于时序参考的时间位置的时序参数。然而，这并非一个由电压偏置直接控制的“延迟电路”的延迟。目标专利的“第二延迟电路”是一个由电压偏置控制其内部延迟元件步进延迟的专用电路。<br>**未隐含公开**：虽然对比文件提到电压参数可以调整电路，但未揭示任何电路结构其“延迟”是由一个专门的“电压偏置”信号来控制。本领域技术人员无法合理推断出对比文件公开了“电压偏置控制第二延迟电路的延迟”这一特定技术手段。该特征未被公开。 |
| **技术特征C**：以及更新控制器，所述更新控制器被配置成基于被所述第二延迟电路延迟的信号的数据率来调整所述第一延迟电路的所述更新速率，<br>**判断结果：未公开** | 对比文件第[0021]-[0025]段，图2，描述了系统在低数据率模式（210）、过渡模式（230）和高数据率模式（250）下操作。在低数据率模式（210）不校准数据通道以节省功耗，在高数据率模式（250）定期校准（255）数据通道。在过渡模式（230），数据以中间数据率传输，同时数据通道以高数据率进行校准。 | **未直接公开**：对比文件公开了系统根据不同的操作模式（对应不同的数据率）来决定是否进行校准（即更新参数）。例如，低数据率时不校准，高数据率时定期校准。然而，这里的“校准”是指对整个数据通道传输参数（如时序、电压等）的调整过程，并非特指调整一个“第一延迟电路”更新“电压偏置”的“速率”。目标专利的“更新速率”特指电压偏置本身的更新频率。<br>**未隐含公开**：对比文件公开了操作模式/数据率与是否执行校准操作有关联，但校准操作的内容和频率（如定期校准）是由系统状态决定，而非一个专门用于控制电压偏置更新频率的“更新控制器”根据数据率进行动态、可编程的调整。两者的技术手段和作用不同。因此，该特征未被公开。 |
| **技术特征D**：其中所述数据率指示所述存储器接口的数据率操作。<br>**判断结果：隐含公开** | 对比文件第[0014]段：“During a low data rate mode... at a low data rate... During a high data rate mode... at a high data rate... During a transition mode... at an intermediate data rate...” 以及图2的状态图。 | **隐含公开**：对比文件明确描述了存储器接口（由存储控制器和存储器设备构成）在低数据率模式、过渡模式和高数据率模式下操作，每种模式对应特定的数据率。例如，低数据率模式数据率为200Mbps，高数据率模式为3.2Gbps。因此，数据率明确指示了存储器接口当前的操作模式。本领域技术人员可以毫无疑义地从对比文件得出，数据率是表征接口操作状态的一个指标。虽然对比文件未使用“指示”一词，但其描述的内容实质上公开了“数据率指示所述存储器接口的数据率操作”这一特征。 |
| **技术特征E**：其特征在于，所述更新控制器被配置成在所述信号的所述数据率等于第一数据率的情况下将所述更新速率设置为第一更新速率，并且在所述信号的所述数据率等于第二数据率的情况下将所述更新速率设置为第二更新速率，其中所述第一数据率低于所述第二数据率，并且所述第一更新速率低于所述第二更新速率。<br>**判断结果：未公开** | 对比文件第[0022]-[0024]段：“During the low data rate mode 210... the data channel 152 is not calibrated...”， “During the high data rate mode 250... the memory controller 105 also periodically calibrates 255 the data channel 152...”。 | **未直接公开**：对比文件公开了在低数据率模式不进行校准，在高数据率模式进行定期校准。这可以理解为在低数据率时，“校准更新”的速率（频率）为0（或不更新），在高数据率时，“校准更新”的速率大于0（定期更新）。然而，这里的“校准”是针对数据通道的一系列参数，并非目标专利中特指的“电压偏置”的“更新速率”。<br>**未隐含公开**：虽然本领域技术人员可能从“低数据率不校准，高数据率定期校准”推断出某种更新行为与数据率负相关（数据率越高，更新越频繁），但对比文件并未公开一个具有可设置“第一更新速率”和“第二更新速率”的“更新控制器”。目标专利的特征E限定了更新控制器根据具体数据率数值设置具体的更新速率值，这是一种精确、可编程的控制逻辑，对比文件仅公开了模式与是否进行校准的二元或定性关系，未公开这种具体的速率设置机制。因此，该特征未被公开。 |
| **技术特征F**：其特征在于，所述第一延迟电路被配置成基于参考时钟来更新所述电压偏置，所述更新速率等于每N个参考时钟周期更新一次所述电压偏置，N是整数，并且所述更新控制器被配置成调整N。<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件完全没有提及任何基于参考时钟周期来更新“电压偏置”的机制，也没有“每N个周期更新一次”以及“调整N”的概念。<br>**未隐含公开**：对比文件中提到的“定期校准”（periodically calibrates）是一个宽泛的概念，没有揭示其内部定时机制是基于时钟周期计数（N）来实现的，更没有公开N是可调整的。本领域技术人员无法从对比文件内容中合理推断出该特定技术特征。 |
| **技术特征G**：其特征在于，所述更新控制器被配置成在被所述第二延迟电路延迟的信号的数据率等于第一数据率的情况下将N设置为第一值，并且在所述信号的所述数据率等于第二数据率的情况下将N设置为第二值，其中所述第一数据率低于所述第二数据率，并且N的所述第一值大于N的所述第二值。<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件未公开技术特征F中的“N”，因此更不可能公开根据数据率设置N的具体值。<br>**未隐含公开**：基于特征F未被公开，本领域技术人员无法从对比文件中推断出该特征。 |
| **技术特征H**：其特征在于，所述第一延迟电路包括：更新电路，所述更新电路被配置成针对所述电压偏置的每次更新从参考时钟生成脉冲对，其中每个脉冲对包括第一脉冲和第二脉冲，并且所述第一脉冲相对于所述第二脉冲被延迟约一个参考时钟周期<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件完全没有提及任何用于生成脉冲对的“更新电路”。<br>**未隐含公开**：对比文件的技术方案不涉及通过生成特定脉冲对来触发电压偏置更新的机制。无法从对比文件内容推断出该特征。 |
| **技术特征I**：压控延迟电路，所述压控延迟电路被配置成将每个脉冲对中的所述第二脉冲延迟由所述电压偏置控制的量<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件未公开“压控延迟电路”及其所述功能。<br>**未隐含公开**：无法从对比文件内容推断出该特征。 |
| **技术特征J**：相位频率检测器，所述相位频率检测器被配置成针对每个脉冲对检测相应的第一脉冲与相应的经延迟第二脉冲之间的相位误差<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件未公开“相位频率检测器”及其所述功能。<br>**未隐含公开**：无法从对比文件内容推断出该特征。 |
| **技术特征K**：以及电压偏置控制器，所述电压偏置控制器被配置成基于相应的检测到的相位误差来更新用于每个脉冲对的所述电压偏置。<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件未公开“电压偏置控制器”及其所述功能。<br>**未隐含公开**：无法从对比文件内容推断出该特征。 |
| **技术特征L**：其特征在于，所述更新电路被配置成以每N个参考时钟周期一个脉冲对的速率来生成所述脉冲对，N是整数，并且所述更新控制器被配置成调整N。<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件未公开“更新电路”及“脉冲对”，因此不可能公开其生成速率可调。<br>**未隐含公开**：无法从对比文件内容推断出该特征。 |
| **技术特征M**：其特征在于，所述更新控制器被配置成在被所述第二延迟电路延迟的信号的数据率等于第一数据率的情况下将N设置为第一值，并且在所述信号的所述数据率等于第二数据率的情况下将N设置为第二值，其中所述第一数据率低于所述第二数据率，并且N的所述第一值大于N的所述第二值。<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件未公开技术特征L中的“N”和调整机制。<br>**未隐含公开**：无法从对比文件内容推断出该特征。 |
| **技术特征N**：其特征在于，由所述电压偏置控制的所述第二延迟电路的延迟是所述第二延迟电路的步进延迟，并且所述第二延迟电路被配置成将信号延迟所述步进延迟的倍数。<br>**判断结果：未公开** | 无相应内容。 | **未直接公开**：对比文件未公开“第二延迟电路”，也未公开“步进延迟”以及通过步进延迟的倍数来实现延迟的概念。<br>**未隐含公开**：无法从对比文件内容推断出该特征。 |
<<<d>>>