对比文件名称：2008-06-19_KR100839499B_发明授权_KR100839499B1 딜레이 제어 장치 및 방법
目标专利名称：用于存储器接口中的延迟控制的方法和设备CN106663462B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：第一延迟电路，所述第一延迟电路被配置成向第二延迟电路提供电压偏置并且以一更新速率来更新所述电压偏置，《未被公开》 | 对比文件第[46]-[66]段描述了相位锁定环(PLL)310生成控制电压或偏置电流，并提供给延迟单元(315/312)以控制其延迟间隔。例如，第[56]段：“루프 필터(303)는 차지 펌프(302)에 의하여 제어된 전류량을 기초로 제어 전압(VCON)을 생성한다。(环路滤波器(303)基于由电荷泵(302)控制的电流量来生成控制电压(VCON)。)” 第[66]段：“지연부(320)는 바이어스 전류를 기초로 딜레이 간격을 제어한다。(延迟单元(320)基于偏置电流来控制延迟间隔。)” | 对比文件公开了第一电路(相位锁定环PLL)生成控制电压/偏置电流并提供给第二延迟电路(延迟单元312/315)。然而，对比文件中的PLL是连续工作的模拟反馈环路，其“更新”是实时、连续的相位/频率调整过程。目标专利中“以一更新速率来更新所述电压偏置”特指以可编程的、离散的速率(如每N个时钟周期)进行更新，这是实现可编程功耗的关键。对比文件完全没有公开这种离散的、可编程速率的更新机制。因此，该技术特征未被公开。 |
| 技术特征B：其中所述电压偏置控制所述第二延迟电路的延迟，《直接公开》 | 对比文件第[20]段：“상기 위상 고정 루프의 제1 및 제2 입력 신호들 간의 위상-주파수(phase-frequency) 차를 기초로 상기 딜레이 간격(delay interval)을 제어하고...(基于所述相位锁定环的第一和第二输入信号之间的相位-频率差来控制所述延迟间隔...)” 第[26]段：“상기 지연부는 상기 변환된 바이어스 전류를 기초로 상기 딜레이 간격을 제어할 수 있다.(所述延迟单元可以基于所述转换后的偏置电流来控制所述延迟间隔。)” 第[61]段：“딜레이 셀들(312) 각각은 증가 또는 감소된 바이어스 전류를 기초로 딜레이 간격을 조절한다.(每个延迟单元(312)基于增加或减少的偏置电流来调整延迟间隔。)” | 对比文件明确且反复地公开了由相位锁定环(PLL)产生的控制电压或偏置电流用于控制延迟单元(315/312)的延迟间隔(딜레이 간격)。这与目标专利中“电压偏置控制所述第二延迟电路的延迟”的作用完全相同。本领域技术人员能够毫无疑义地从对比文件得出该技术方案。因此，该技术特征被直接公开。 |
| 技术特征C：以及更新控制器，所述更新控制器被配置成基于被所述第二延迟电路延迟的信号的数据率来调整所述第一延迟电路的所述更新速率，《未被公开》 | 对比文件全文未提及“更新控制器(update controller)”或基于数据率调整任何“更新速率”的概念。 | 目标专利的核心发明点之一在于通过一个“更新控制器”根据数据率动态调整电压偏置的更新速率，以实现功耗与性能的权衡。对比文件中的相位锁定环(PLL)是一个连续运行的模拟控制环路，其控制电压/电流的调整是环路反馈的即时结果，不存在一个独立的“更新控制器”去编程控制一个“更新速率”。对比文件也未提及根据数据率(如DDR速度)来改变环路操作模式或更新频率。因此，该技术特征未被公开。 |
| 技术特征D：其中所述数据率指示所述存储器接口的数据率操作。《未被公开》 | 对比文件第[13], [48]段提及基准信号对应于DDR DRAM的数据选通信号(DQS)。例如，第[48]段：“예를 들어, 기준 신호는 DDR DRAM 장치(Double Data Rate Dynamic Random Access Memory Device)에 사용되는 데이터 스트로브 신호(DQS)에 상응할 수 있다.(例如，基准信号可以对应于DDR DRAM设备中使用的数据选通信号(DQS)。)” | 对比文件确实公开了其处理的信号(DQS)用于DDR DRAM接口，这隐含了该接口以某种数据率操作。然而，技术特征D是作为特征C中“数据率”的进一步限定或解释出现的。由于特征C（基于数据率调整更新速率的控制器）本身未被公开，因此这个对“数据率”的具体解释在对比文件中也没有对应的、用于调整更新速率的上下文。对比文件没有公开利用“数据率”作为参数去控制任何可编程更新机制。因此，该技术特征未被公开。 |
| 技术特征E：其特征在于，所述更新控制器被配置成在所述信号的所述数据率等于第一数据率的情况下将所述更新速率设置为第一更新速率，并且在所述信号的所述数据率等于第二数据率的情况下将所述更新速率设置为第二更新速率，其中所述第一数据率低于所述第二数据率，并且所述第一更新速率低于所述第二更新速率。《未被公开》 | 对比文件全文未提及根据不同的数据率设置不同的更新速率。 | 该技术特征是特征C的具体实现方式，详细说明了更新控制器如何根据不同的数据率设置不同的更新速率(低速对应慢更新，高速对应快更新)。如前述，对比文件根本不存在“更新控制器”和可编程的“更新速率”概念，因此更不可能公开这种根据数据率映射不同更新速率的配置逻辑。因此，该技术特征未被公开。 |
| 技术特征F：其特征在于，所述第一延迟电路被配置成基于参考时钟来更新所述电压偏置，所述更新速率等于每N个参考时钟周期更新一次所述电压偏置，N是整数，并且所述更新控制器被配置成调整N。《未被公开》 | 对比文件第[52]-[55]段描述了PLL的操作，其中相位-频率检测器(301)连续比较输入信号和反馈信号，并生成控制信号。例如，第[53]段：“위상-주파수 검출기(301)는 제1 및 제2 입력 신호들... 간의 위상-주파수(phase-frequency)를 비교하여... (相位-频率检测器(301)比较第一和第二输入信号...之间的相位-频率...)” | 目标专利的该特征明确将更新机制数字化和周期化：基于参考时钟，每N个周期进行一次更新，且N可调。对比文件中的PLL是一个模拟控制系统，其控制电压的“更新”是电荷泵(302)和环路滤波器(303)对相位误差的连续响应，并非基于参考时钟周期离散地、以可编程频率(N)触发。对比文件没有公开“每N个参考时钟周期更新一次”的概念，也没有公开可调整的整数N。因此，该技术特征未被公开。 |
| 技术特征G：其特征在于，所述更新控制器被配置成在被所述第二延迟电路延迟的信号的数据率等于第一数据率的情况下将N设置为第一值，并且在所述信号的所述数据率等于第二数据率的情况下将N设置为第二值，其中所述第一数据率低于所述第二数据率，并且N的所述第一值大于N的所述第二值。《未被公开》 | 对比文件全文未提及可编程参数N，更未提及根据数据率设置N的值。 | 该技术特征是特征F和C的结合与具体化，明确了N的调整规则：数据率越高，N值越小(更新越快)。由于对比文件未公开可编程的更新周期N，也未公开基于数据率的更新控制器，因此该具体的映射关系也不可能被公开。因此，该技术特征未被公开。 |
| 技术特征H：其特征在于，所述第一延迟电路包括：更新电路，所述更新电路被配置成针对所述电压偏置的每次更新从参考时钟生成脉冲对，其中每个脉冲对包括第一脉冲和第二脉冲，并且所述第一脉冲相对于所述第二脉冲被延迟约一个参考时钟周期。《未被公开》 | 对比文件全文未提及“更新电路(update circuit)”，也未提及从参考时钟生成具有固定延迟关系的脉冲对用于触发电压偏置更新。 | 目标专利的该特征描述了一种具体的数字实现方式：一个更新电路生成一对有时间关系的脉冲(Q和ZQ)来启动每次更新操作。对比文件中的PLL使用相位-频率检测器(301)直接比较两个连续信号，没有这种先生成脉冲对再进行相位比较的中间步骤。因此，该技术特征未被公开。 |
| 技术特征I：压控延迟电路，所述压控延迟电路被配置成将每个脉冲对中的所述第二脉冲延迟由所述电压偏置控制的量。《隐含公开》 | 对比文件第[20]、[26]、[61]段公开了延迟单元(315/312)的延迟由偏置电流/控制电压控制。第[80]-[82]段还提到了电压控制延迟线(VCDL)。 | 对比文件明确公开了“压控延迟电路”这一元件(延迟单元312/315或VCDL)，其延迟由控制电压/偏置电流(即电压偏置)控制。虽然对比文件中该电路延迟的是基准信号(相当于DQS)而非目标专利中特定的“第二脉冲”，但“将信号延迟由电压偏置控制的量”这一技术手段本身已被公开。本领域技术人员可以理解，压控延迟电路的功能是通用的，可以应用于延迟任何输入信号，包括脉冲信号。因此，可以合理推断对比文件公开的压控延迟电路能够执行“将脉冲延迟由电压偏置控制的量”这一功能。该技术特征被隐含公开。 |
| 技术特征J：相位频率检测器，所述相位频率检测器被配置成针对每个脉冲对检测相应的第一脉冲与相应的经延迟第二脉冲之间的相位误差。《直接公开》 | 对比文件第[52]-[53]段：“위상-주파수 검출기(301)는 제1 및 제2 입력 신호들(예들 들어, 입력 신호 및 분주된 출력 신호) 간의 위상-주파수(phase-frequency)를 비교하여... (相位-频率检测器(301)比较第一和第二输入信号(例如，输入信号和分频后的输出信号)之间的相位-频率...)” | 对比文件明确公开了相位-频率检测器(PFD)301，其作用就是检测两个输入信号之间的相位(频率)误差。目标专利中PFD的作用是检测两个脉冲(ZQ脉冲和经延迟的Q脉冲)之间的相位误差，两者作用完全相同。虽然对比文件PFD的输入信号是参考信号和反馈信号，而非特指的脉冲对，但PFD作为检测两信号相位差的电路，其功能本质一致。本领域技术人员能够毫无疑义地从对比文件得出使用PFD检测两信号相位误差的技术方案。因此，该技术特征被直接公开。 |
| 技术特征K：以及电压偏置控制器，所述电压偏置控制器被配置成基于相应的检测到的相位误差来更新用于每个脉冲对的所述电压偏置。《直接公开》 | 对比文件第[54]-[56]、[64]-[65]段描述了基于PFD输出的控制信号，通过电荷泵(302)、环路滤波器(303)和电压-电流转换器(304)来调整控制电压/偏置电流的过程。例如，第[56]段：“루프 필터(303)는 차지 펌프(302)에 의하여 제어된 전류량을 기초로 제어 전압(VCON)을 생성한다。” 第[65]段：“위상 고정 루프(310)는... 제어 전압(VCON)을 증가시키고 증가된 제어 전압에 따라 바이어스 전류를 증가시키며...(相位锁定环(310)...增加控制电压(VCON)并根据增加的控制电压增加偏置电流...)” | 对比文件公开了由电荷泵、环路滤波器等组成的电路，其功能正是基于相位-频率检测器检测到的误差信号来生成和调整控制电压或偏置电流。这与目标专利中“电压偏置控制器”基于检测到的相位误差来“更新电压偏置”的作用完全相同。因此，该技术特征被直接公开。 |
| 技术特征L：其特征在于，所述更新电路被配置成以每N个参考时钟周期一个脉冲对的速率来生成所述脉冲对，N是整数，并且所述更新控制器被配置成调整N。《未被公开》 | 对比文件全文未提及以可编程速率(N个周期一次)生成脉冲对的更新电路。 | 该技术特征将特征H和F结合起来，明确了更新电路生成脉冲对的速率是可编程的(每N个周期)。如前述，对比文件不存在这样的更新电路，其PLL的相位比较是连续进行的，没有这种周期性的、可编程频率的脉冲对生成机制。因此，该技术特征未被公开。 |
| 技术特征M：其特征在于，所述更新控制器被配置成在被所述第二延迟电路延迟的信号的数据率等于第一数据率的情况下将N设置为第一值，并且在所述信号的所述数据率等于第二数据率的情况下将N设置为第二值，其中所述第一数据率低于所述第二数据率，并且N的所述第一值大于N的所述第二值。《未被公开》 | 对比文件全文未提及可编程参数N，更未提及根据数据率设置N的值。 | 该技术特征是特征L和C的结合与具体化，明确了根据数据率调整脉冲对生成频率N的规则。由于对比文件未公开可编程的脉冲对生成机制(N)和基于数据率的更新控制器，因此该具体规则不可能被公开。因此，该技术特征未被公开。 |
| 技术特征N：其特征在于，由所述电压偏置控制的所述第二延迟电路的延迟是所述第二延迟电路的步进延迟，并且所述第二延迟电路被配置成将信号延迟所述步进延迟的倍数。《直接公开》 | 对比文件第[20]段：“기준 신호의 주기 동안 상기 기준 신호를 순차적으로 지연시켜 동일한 딜레이 간격을 가지는 복수 개의 지연 신호들을 출력하는 지연 셀 블록(输出具有相同延迟间隔的多个延迟信号的延迟单元块，其在基准信号的一个周期内顺序地延迟基准信号)” 第[74]-[75]段及图5说明了延迟单元链提供不同的延迟时间，第[75]段公式表明总延迟是各单元延迟(정적 딜레이)的累加。 | 对比文件明确公开了延迟单元块(315)由多个延迟单元(312)组成，每个单元提供相同的延迟间隔(딜레이 간격，即步进延迟)，并且通过选择不同单元的输出，可以获得该步进延迟的不同倍数的总延迟。这与目标专利中“第二延迟电路的延迟是步进延迟的倍数”的技术特征完全一致。因此，该技术特征被直接公开。 |
<<<B>>><<<J>>><<<K>>><<<N>>>