返回项目页面
对比文件列表
1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
2026-03-19 23:29
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E_a_c_h+++.docx
2026-03-19 23:29
1997-09-19_None_发明专利_JPH09244902A Download circuit_+++c_d+++.docx
2026-03-19 23:29
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++C_D_a_b_e_f_h_j+++.docx
2026-03-19 23:29
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++D_E_a_c+++.docx
2026-03-19 23:29
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
2026-03-19 23:29
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
2026-03-19 23:29
2004-09-09_JP2004252990A_发明专利_JP2004252990A Computer processor and processing device_+++c_d+++.docx
2026-03-19 23:29
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++C_D_F_G_b+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
2026-03-19 23:29
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++H_a_b_c_d+++.docx
2026-03-19 23:29
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
2026-03-19 23:29
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
2026-03-19 23:29
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
2026-03-19 23:29
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-19 23:29
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++A_D_E_b_c_h_i_j+++.docx
2026-03-19 23:29
2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_d+++.docx
2026-03-19 23:29
2009-07-08_CN101479718A_发明公开_CN101479718A 多处理器系统以及使用它的便携式终端_+++C_D_E+++.docx
2026-03-19 23:29
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_D_a_e_j+++.docx
2026-03-19 23:29
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
2026-03-19 23:29
EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
2026-03-19 23:29
EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
2026-03-19 23:29
WO2008001671A1_Description_20260309_2138_+++C_D_e_f_g_j+++.docx
2026-03-19 23:29
1997-09-19_None_发明专利_JPH09244902A Download circuit_+++c_d+++.docx

**对比文件名称**:1997-09-19_None_发明专利_JPH09244902A Download circuit

**目标专利名称**:在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN105718419B

**模型名称**:GPT-4

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:所述方法包括:由所述次要处理器初始化与所述主要处理器的通信<br>**判断结果**:未公开[0037] まず、ステップST1でプロセッサ11のシステムリセットをオンし、ROM側にバスを接続する。<br>[0064] リセット投入時には、プロセッサ#0は双方向バッファ16のGate端子にDONE信号「H」を出力して双方向バッファ16をアサートする。<br>(译文:首先,在步骤ST1中,打开处理器11的系统复位,将总线连接到ROM侧。<br>复位投入时,处理器#0向双向缓冲器16的Gate端子输出DONE信号“H”,从而断言(接通)双向缓冲器16。)对比文件描述的系统通信初始化是由系统复位(系统リセット)触发的,这是一种硬件或外部事件,而非由“次要处理器”(例如图3中的处理器#1、#N)主动发起的通信初始化过程。在对比文件中,处理器(无论是#0还是#1)在复位后执行预设动作,其行为是对复位信号的响应,而非主动向“主要处理器”(上位CPU 14)发起通信连接。这与目标专利中次要处理器(如调制解调器处理器)主动初始化通信以请求软件图像的行为不同。因此,本领域技术人员不能从对比文件中毫无疑义地得出或合理推断出“由次要处理器初始化与主要处理器的通信”这一特征。
**技术特征B**:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头<br>**判断结果**:未公开[0078] ステップST19で上位CPU14からプログラム変更要求を制御回路15が受信すると、ステップST20で制御回路15は上位CPU14側からプロセッサ#0へ信号が通過するようにバスを切り換える。<br>(译文:在步骤ST19中,当控制电路15从上级CPU14接收到程序变更要求时,在步骤ST20中,控制电路15切换总线以使信号从上级CPU14侧通过到处理器#0。)对比文件中,程序(可执行软件图像)的传送是由“主要处理器”(上位CPU 14)主动发起的“程序变更要求”触发的,并由控制电路15控制总线切换来实现。整个过程中,没有描述“次要处理器”(如处理器#1、#N)向“主要处理器”(上位CPU 14)发出指令以请求传送“图像标头”。传送的内容是完整的程序,没有区分“图像标头”和“数据片段”两个阶段,也未被描述为由接收方处理器指令发起。因此,该特征未被对比文件公开。
**技术特征C**:所述可执行软件图像包括所述图像标头和至少一个数据片段<br>**判断结果**:隐含公开[0004] 図8に示すように、1ボード上に複数のプロセッサ(#0,#N)3,4と、プロセッサ#0,#Nにプログラムを供給するEPROM(#0,#N)5,6とが搭載された装置がある。<br>(译文:如图8所示,存在一种装置,其在同一块板上搭载有多个处理器(#0,#N)3、4,以及向处理器#0、#N供给程序的EPROM(#0,#N)5、6。)<br>[0036] 図2は単一プロセッサ11を有するダウンロード回路のダウンロード動作を示すフローチャートであり、図中STはフローの各ステップを示す。<br>(译文:图2是显示具有单一处理器11的下载电路的下载动作的流程图,图中ST表示流程的各步骤。)对比文件明确提到了“程序”(プログラム)的下载、存储和执行。在计算机软件领域,特别是涉及可执行文件的加载时,一个“可执行软件图像”通常包含元数据部分(如标头)和实际的代码/数据部分(片段),这是本领域的公知常识。例如,常见的可执行文件格式如ELF、PE等均包含文件头(图像标头)和多个程序段/数据段(数据片段)。虽然对比文件说明书没有明确将“程序”分解为“图像标头”和“数据片段”,但本领域技术人员在阅读对比文件关于下载和存储“程序”的描述时,完全能够理解所下载的“程序”必然具备某种可被处理器识别和加载的内部结构,其中包含用于描述程序布局的信息(类似于标头)和程序体本身(由一个或多个数据/代码片段构成)。因此,可以合理推断对比文件隐含公开了“可执行软件图像包括图像标头和至少一个数据片段”这一特征。
**技术特征D**:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段<br>**判断结果**:隐含公开[0041] 次いで、ステップST7で上位CPU14からプロセッサ11に接続されたRAM19にダウンロードを行い、ステップST8でダウンロードが完了すると、ステップST9でRAM19に格納されたプログラムをEEPROM13にコピーしてステップST4に戻り通常のオペレーションを開始する。<br>(译文:接着,在步骤ST7中,从上级CPU14下载到与处理器11连接的RAM19中,在步骤ST8中下载完成后,在步骤ST9中将存储在RAM19中的程序复制到EEPROM13,然后返回步骤ST4开始通常操作。)<br>[0080] プロセッサ#0は、上位CPU14からダウンロードされたプログラムを外部RAM19若しくは内部RAMに保持し、ダウンロードプログラム受信終了後このRAM19からEEPROM13にコピーすることで、プログラム内容の変更を行う。<br>(译文:处理器#0将从上级CPU14下载的程序保持在外部RAM19或内部RAM中,在下载程序接收结束后,通过从该RAM19复制到EEPROM13来进行程序内容的变更。)结合技术特征C的隐含公开论述,对比文件明确描述了“次要处理器”(如处理器#0)从“主要处理器”(上位CPU 14)接收“程序”。既然该“程序”可以隐含地理解为包含“图像标头”和“至少一个数据片段”,那么“接收程序”这一动作自然隐含了“接收图像标头和至少一个数据片段”。对比文件详细描述了下载过程:上位CPU发送程序,处理器接收并暂存于RAM。因此,本领域技术人员能够合理推断出,处理器接收到的程序数据流中包含了构成完整可执行图像所必需的标头信息和数据片段。
**技术特征E**:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段,<br>**判断结果**:未公开[0041] ...ステップST9でRAM19に格納されたプログラムをEEPROM13にコピーして...<br>(译文:...在步骤ST9中将存储在RAM19中的程序复制到EEPROM13...)<br>[0080] ...ダウンロードプログラム受信終了後このRAM19からEEPROM13にコピーすることで...<br>(译文:...在下载程序接收结束后,通过从该RAM19复制到EEPROM13来进行...)目标专利的核心之一是“直接存储”,即数据片段从通信接口经由硬件控制器直接存入系统存储器(如RAM)中的最终目标位置,无需经过中间缓冲器的额外拷贝。对比文件的过程恰恰相反:程序首先被下载到“次要处理器”(处理器#0)的RAM 19中(这是一个中间缓冲步骤),然后需要由处理器#0主动执行一个“复制”操作,将程序从RAM 19写入到EEPROM 13中。这是一个明显的两步存储过程,存在额外的数据拷贝。对比文件没有公开将接收到的数据流“直接”存储到最终目标位置(无论是RAM中的特定地址还是EEPROM)的技术。两者的存储方式和路径存在本质区别。
**技术特征F**:所述目标位置由所述次要处理器根据所述图像标头分配。<br>**判断结果**:未公开无相应记载。对比文件完全没有提及“图像标头”的概念,更没有描述次要处理器(如处理器#0)需要解析某个“图像标头”以确定程序数据在自身存储器中的存储位置(目标位置)。在对比文件中,程序存储的目标位置似乎是预设的或由硬件连接决定的(如下载到RAM 19,然后复制到EEPROM 13),而非根据图像内容动态分配。因此,该特征既未被直接公开,也无法从对比文件的内容中合理推断出来。
**技术特征G**:其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。<br>**判断结果**:未公开无相应记载。如特征F所述,对比文件未提及“图像标头”。因此,关于图像标头具体包含“图像大小以及图像数据在存储器中所处的位置”这一信息内容,在对比文件中没有任何记载或暗示。本领域技术人员无法从对比文件中得出或推断出该具体内容。
**技术特征H**:进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。<br>**判断结果**:未公开[0078] ステップST19で上位CPU14からプログラム変更要求を制御回路15が受信すると...<br>(译文:在步骤ST19中,当控制电路15从上级CPU14接收到程序变更要求时...)对比文件中程序的传输是由“主要处理器”(上位CPU 14)发起和控制。没有描述“次要处理器”为了获取各个数据片段而向“主要处理器”发送独立的、针对每个片段的传输请求。整个过程是上位CPU主导的推送(push)模式,而非次要处理器驱动的拉取(pull)模式。因此,该特征未被公开。
**技术特征I**:其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。<br>**判断结果**:未公开无相应记载。对比文件未描述任何由次要处理器向主要处理器发送的、包含“图像识别、数据偏移以及数据长度”等具体参数的消息。如特征B和H所述,通信的发起和控制在对比文件中是单向的(由主要处理器向下)。因此,该特征未被公开。
**技术特征J**:进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。<br>**判断结果**:未公开[0026] 上記RAM19は、ダウンロードされたプログラムを一時的に格納するメモリであり...<br>(译文:上述RAM19是暂时存储被下载的程序的存储器...)对比文件中确实使用了RAM 19作为接收下载程序的缓冲器。但是,这个RAM是作为通用的临时存储区,其地址是固定的或预先分配的,用于暂存整个程序。目标专利的特征J强调的是,为“传入的数据片段”动态地将“接收缓冲器”设置为“系统存储器中的目的地地址”,这体现了“直接分散加载”的思想,即接收硬件知道每个片段最终应该存放的确切地址,并直接将其存入。对比文件中的RAM 19是一个通用的中间暂存区,并非针对每个数据片段设定的最终目的地地址。因此,该特征未被公开。

### 结论

根据以上比对分析:

- 技术特征C和D被对比文件**隐含公开**。

- 技术特征A、B、E、F、G、H、I、J均未被对比文件直接公开或隐含公开。

<<<c>>><<<d>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE