返回项目页面
对比文件列表
1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
2026-03-19 23:29
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E_a_c_h+++.docx
2026-03-19 23:29
1997-09-19_None_发明专利_JPH09244902A Download circuit_+++c_d+++.docx
2026-03-19 23:29
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++C_D_a_b_e_f_h_j+++.docx
2026-03-19 23:29
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++D_E_a_c+++.docx
2026-03-19 23:29
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
2026-03-19 23:29
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
2026-03-19 23:29
2004-09-09_JP2004252990A_发明专利_JP2004252990A Computer processor and processing device_+++c_d+++.docx
2026-03-19 23:29
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++C_D_F_G_b+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
2026-03-19 23:29
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++H_a_b_c_d+++.docx
2026-03-19 23:29
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
2026-03-19 23:29
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
2026-03-19 23:29
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
2026-03-19 23:29
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-19 23:29
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++A_D_E_b_c_h_i_j+++.docx
2026-03-19 23:29
2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_d+++.docx
2026-03-19 23:29
2009-07-08_CN101479718A_发明公开_CN101479718A 多处理器系统以及使用它的便携式终端_+++C_D_E+++.docx
2026-03-19 23:29
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_D_a_e_j+++.docx
2026-03-19 23:29
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
2026-03-19 23:29
EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
2026-03-19 23:29
EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
2026-03-19 23:29
WO2008001671A1_Description_20260309_2138_+++C_D_e_f_g_j+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx

对比文件名称:2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER

目标专利名称:在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN105718419B

模型名称:DeepSeek

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
A:所述方法包括:由所述次要处理器初始化与所述主要处理器的通信 《隐含公开》[p0021] ... the slave's idle process advantageously uses the established communication mechanisms to send to the host (Step 214) information about the address and size or length of the intermediate storage area reserved in the previous step.对比文件公开了从处理器(相当于次要处理器)在其空闲进程中,利用已建立的通信机制向主机(相当于主要处理器)发送消息。这一行为的前提是通信链路已经建立并可操作。虽然对比文件没有明确描述从处理器执行“初始化”通信的具体步骤(如发送握手信号、建立连接等),但本领域技术人员可以合理推断,为了能够使用通信机制并发送消息,从处理器必须首先初始化或建立与主机处理器的通信。这属于为实现所述通信功能而必然隐含的操作步骤。因此,特征A被隐含公开。
B:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头 《未公开》[p0023] From the point of view of data communications engineers, the host part of the OS-friendly bootloader is thus a kind of "transport layer". ... The host fills the intermediate storage area in the memory with code and data that the slave further copies to end destinations in the slave-private memory.对比文件中,填充中间存储区域(包含标头和数据)的动作是由主机部分主动执行的(见[p0023]),其触发是基于从处理器发送的关于中间存储区域位置和大小的信息([p0021]),而非基于从处理器发送的关于“图像标头”的特定指令。从处理器发送的消息([p0021])是关于已保留的中间存储区域的地址和大小,其作用是告知主机可以向哪里填充数据,而不是指令主机去传送“图像标头”这一特定内容。图像标头是主机在组织要传输的代码/数据块时,在块前添加的包含目的地址和长度信息的部分([p0023] FIG. 3描述),其生成和包含在传输数据中是主机行为,并非由从处理器指令触发。因此,特征B未被公开。
C:,所述可执行软件图像包括所述图像标头和至少一个数据片段 《直接公开》[p0023] ... A block of code and/or data to be transferred into the intermediate storage area includes a header that indicates the length of the block and where it is to be loaded in the slave memory, i.e., the destination address. As indicated by the dashed lines in FIG. 3, several such blocks may be concatenated in the intermediate storage area.对比文件明确公开了要传输到中间存储区域的代码和/或数据块(block)包括一个标头(header),该标头指示了块的长度和要加载到从处理器内存中的目的地址。一个块由“标头”和其指示的“代码和/或数据”组成,这对应于“图像标头”和“至少一个数据片段”。同时,多个这样的块可以连接在一起,进一步说明了图像可能包含多个数据片段。因此,特征C被直接公开。
D:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段 《直接公开》[p0022] On receipt of the slave's information, the second stage of the host bootloader fills the intermediate storage area with information (code and/or data) to be loaded into the slave's invisible memory (Step 216). ... The host now sends a message to the slave (Step 218) that indicates the intermediate storage area has been loaded...对比文件明确描述了主机引导加载程序的第二阶段将信息(代码和/或数据)填充到中间存储区域([p0022]),然后主机发送消息告知从处理器该区域已加载([p0022])。结合[p0023]可知,填充到中间存储区域的信息块包含标头和数据。因此,从处理器(次要处理器)从主机(主要处理器)接收到了包含标头和数据的信息块,这些信息存储在双方均可访问的中间存储区域中。虽然接收是通过访问共享内存区域实现,而非直接通过总线“接收”,但这本质上是次要处理器从主要处理器获取数据的一种方式。本领域技术人员可以毫无疑义地得出,从处理器“接收”了这些数据。因此,特征D被直接公开。
E:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段, 《未公开》[p0022] The slave copies the contents of the intermediate storage area to appropriate locations in its slave-private memory (Step 220), thereby implementing its actual loading.对比文件公开了从处理器将中间存储区域的内容**拷贝**到其私有内存(相当于系统存储器)中的适当位置。这个过程涉及两个步骤:1) 数据先从主机传输到共享的中间存储区域;2) 从处理器再从中间存储区域拷贝到最终目的地。这与目标专利强调的“直接存储”有本质区别。目标专利的“直接存储”旨在避免使用中间缓冲器(如说明书[0048]段所述),数据从主要处理器经由接口直接进入次要处理器系统存储器的目标位置。而对比文件明确使用了中间存储区域作为缓冲,数据需要二次拷贝。因此,特征E未被公开。
F:所述目标位置由所述次要处理器根据所述图像标头分配。 《隐含公开》[p0023] A block of code and/or data to be transferred into the intermediate storage area includes a header that indicates the length of the block and where it is to be loaded in the slave memory, i.e., the destination address.对比文件公开了数据块中的标头(header)指示了该块要加载到从处理器内存中的目的地址(destination address)。当从处理器执行拷贝操作([p0022] Step 220)时,它需要知道将数据拷贝到哪里。根据[p0023],标头中包含的目的地址(destination address)正是用于此目的。因此,本领域技术人员可以合理推断,从处理器在拷贝数据时,会读取标头中的目的地址信息,并根据该信息将数据分配到内存中的相应位置。虽然对比文件未明确描述从处理器“分配”目标位置的动作(分配可能隐含在编程或配置过程中),但根据标头信息确定存储位置是必然的逻辑步骤。因此,特征F被隐含公开。
G:其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。 《直接公开》[p0023] A block of code and/or data ... includes a header that indicates the length of the block and where it is to be loaded in the slave memory, i.e., the destination address.对比文件明确公开了标头(header)指示了块的长度(length of the block)和要加载到从处理器内存中的位置(destination address)。这里的“块的长度”对应于“图像大小”(至少是当前数据块的大小),“目的地址”对应于“图像数据在存储器中所处的位置”。因此,特征G被直接公开。
H:进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。 《隐含公开》[p0022] ...this cycle of copying and messaging (Steps 216-224) can be repeated as many times as required. [p0021] ...the slave's idle process advantageously uses the established communication mechanisms to send to the host (Step 214) information about the address and size or length of the intermediate storage area reserved in the previous step.对比文件描述了加载过程是一个循环(cycle):从处理器发送消息告知中间存储区域信息 -> 主机填充区域并通知从处理器 -> 从处理器拷贝并通知主机 -> 重复([p0022])。虽然从处理器最初发送的消息([p0021] Step 214)是关于中间存储区域的地址和大小,并非直接请求传输特定“数据片段”,但在这个循环机制中,从处理器在每次拷贝完成并发送消息([p0022] Step 222)后,主机才会进行下一次填充(如果还有更多数据)。本领域技术人员可以合理推断,从处理器发送的“拷贝完成”消息(Step 222)实质上起到了请求主机传输下一个数据块(片段)的作用,否则循环无法继续。因此,特征H被隐含公开。
I:其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。 《未公开》[p0021] ...the slave's idle process advantageously uses the established communication mechanisms to send to the host (Step 214) information about the address and size or length of the intermediate storage area reserved in the previous step.对比文件中,从处理器发送给主机的消息内容是关于**中间存储区域**的地址(address)和大小/长度(size or length)。该消息用于告知主机可以向哪个缓冲区填充数据。这与目标专利特征I中定义的“指令”内容不同,目标专利的指令消息包含“图像识别、数据偏移以及数据长度”,这些参数是针对**待传输的图像数据本身**进行描述的,用于请求传输特定的数据片段。对比文件的消息是针对**接收缓冲区**进行描述的,并未包含图像识别、数据偏移等信息。因此,特征I未被公开。
J:进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。 《未公开》[p0021] The idle process reserves a block of memory in the slave's heap of memory that is located in the memory visible to the host, such as "internal" memory 108 (Step 212). ... sending to the host (Step 214) information about the address and size or length of the intermediate storage area reserved in the previous step.对比文件公开了从处理器在其堆(位于主机和从处理器均可访问的内存中)中保留一个内存块作为中间存储区域(intermediate storage area),并将其地址和大小通知主机。这里设置的“接收缓冲器”是该**共享的中间存储区域**,而不是目标专利中强调的“次要处理器的系统存储器中的目的地地址”。目标专利的特征J旨在描述为直接分散加载设置最终目的地地址,从而绕过中间缓冲。而对比文件明确设置并使用了中间缓冲区域(中间存储区域)。因此,特征J未被公开。

<<<C>>><<<D>>><<<G>>><<<a>>><<<f>>><<<h>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE