返回项目页面
对比文件列表
1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu_+++D_g+++.docx
2026-03-19 23:29
1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
2026-03-19 23:29
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
2026-03-19 23:29
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
2026-03-19 23:29
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++C_D_F_G_b+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
2026-03-19 23:29
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
2026-03-19 23:29
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
2026-03-19 23:29
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
2026-03-19 23:29
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-19 23:29
2009-03-18_CN101387952A_发明公开_CN101387952A 单芯片多处理器任务调度管理方法_+++e_g+++.docx
2026-03-19 23:29
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
2026-03-19 23:29
EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
2026-03-19 23:29
EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
2026-03-19 23:29
WO2008001671A1_Description_20260309_2138_+++C_D_e_f_g_j+++.docx
2026-03-19 23:29
1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu_+++D_g+++.docx

**对比文件名称**:1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu

**目标专利名称**:在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器 CN105718419B

**模型名称**:GPT-4

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**A:由所述次要处理器初始化与所述主要处理器的通信**<br>**《隐含公开》**对比文件第[0002]段:“市内にあるホストCPUに伝送路を介して送信し”(通过传输线路发送到市内的主机CPU)以及图4显示了主机CPU 13与子CPU 11之间的通信连接。对比文件公开了一个多CPU系统,其中包括一个主机CPU(13)和多个子CPU(11)。整个系统的工作前提是子CPU与主机CPU之间能够建立通信,例如子CPU向主机CPU发送监测数据。本领域技术人员可以理解,在系统上电或需要更新控制数据时,作为从属方的子CPU(代表子CPU11')需要初始化或建立与主机CPU的通信链路以接收数据,这是一种隐含的、必然的操作步骤。因此,该技术特征被隐含公开。
**B:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头**<br>**《未公开》**对比文件第[0011]段:“ホストCPU13から一括してダウンロードされた各サブCPU対応の制御データは、一本の通信回線15を通して、代表のサブCPU11′にて受信される。”(与各子CPU对应的控制数据从主机CPU13一并下载,通过一条通信线路15,由代表子CPU11'接收。)在对比文件中,控制数据(包括IPL数据)的传送是由主机CPU(13)主动发起并“一并下载”到代表子CPU(11')的。代表子CPU是被动接收方,其作用仅限于接收和暂存数据,没有描述代表子CPU主动向主机CPU发送指令以请求或“指令”主机CPU开始传送特定数据(如图像标头)。目标专利中次要处理器主动发起并控制加载流程的核心步骤在此未被公开。
**C:所述可执行软件图像包括所述图像标头和至少一个数据片段**<br>**《隐含公开》**对比文件第[0003]段:“この制御データの代表例としてはイニシャルプログラムロード、いわゆるIPL用のデータがあり、各サブCPUは新制御データに従って立ち上げを行う。”(该控制数据的代表例是用于初始程序加载(即IPL)的数据,各子CPU根据新的控制数据进行启动。)第[0016]段描述了控制数据被存储和读取的过程。对比文件公开了“控制数据”,其具体示例是用于“初始程序加载(IPL)”的数据。IPL数据通常是一个可执行程序镜像,用于引导/启动处理器。本领域技术人员公知,用于引导的可执行程序镜像通常具有某种组织结构,例如包含元信息(如大小、加载地址等)和实际的程序代码/数据片段。因此,可以合理推断对比文件中的“IPL用のデータ”包含了类似于“图像标头”的元信息部分和至少一个“数据片段”(即程序代码本身)。该特征被隐含公开。
**D:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段**<br>**《直接公开》**对比文件第[0011]段:“ホストCPU13から一括してダウンロードされた各サブCPU対応の制御データは、一本の通信回線15を通して、代表のサブCPU11′にて受信される。”(与各子CPU对应的控制数据从主机CPU13一并下载,通过一条通信线路15,由代表子CPU11'接收。)对比文件明确记载了代表子CPU(11')通过通信线路(15)从主机CPU(13)接收“控制数据”(即IPL数据)。根据对特征C的分析,该控制数据隐含包含了图像标头和数据片段。因此,代表子CPU从主机CPU接收包含标头和数据片段的可执行软件图像这一动作已被对比文件直接公开。
**E:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段**<br>**《未公开》**对比文件第[0010]段:“マルチCPU10内の予め定めた1のサブCPU(代表サブCPU11′)にて、送信された制御データを受信すると共に、各サブCPU11によって共通にアクセス可能な共通メモリ21内における各サブCPU対応のメモリ領域22に該受信制御データを一旦格納する。”(在多CPU10内预先确定的一个子CPU(代表子CPU11')处,接收发送来的控制数据,并暂时将其存储在各子CPU11可共同访问的公共内存21内对应的各子CPU的内存区域22中。)目标专利的核心“直接存储”是指次要处理器将接收到的数据片段不经中间缓冲,直接存入其自身系统存储器(例如RAM)中最终执行的目标地址。对比文件的工作方式截然不同:代表子CPU(11')接收数据后,是将其“暂时存储”在一个**公共内存(21)** 中对应的区域(22)。这个公共内存是一个独立的、各CPU共享的存储部件,并非代表子CPU自身的“系统存储器”。数据需要后续由各子CPU从该公共内存读取并写入自己的本地内存(23)。这构成了一个明确的中间存储步骤,而非目标专利所强调的“直接分散加载”,因此该特征未被公开。
**F:所述目标位置由所述次要处理器根据所述图像标头分配。**<br>**《未公开》**对比文件第[0010]段提到了“各サブCPU対応のメモリ領域22”(各子CPU对应的内存区域22)。但未描述这些区域的地址是如何确定的。对比文件仅说明公共内存(21)中有分配给各子CPU的对应区域(22),但未揭示这些“目标位置”(即区域22的地址)是如何确定的。特别是,没有记载代表子CPU或任何子CPU会处理一个“图像标头”并根据其中的信息(如图像大小、数据位置)来动态分配或确定数据在自身系统存储器中的最终存储地址。地址的分配很可能是预先静态配置的。因此,该特征未被公开。
**G:其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。**<br>**《隐含公开》**对比文件未明确描述控制数据或IPL数据的内部结构。虽然对比文件没有明文记载“图像标头”及其内容,但如特征C所述,其IPL数据作为一个可执行的引导镜像,本领域技术人员可以合理推断,为了能被正确加载和执行,该数据必然包含用于指示其大小和加载位置(地址)的元信息。这种元信息在功能上等同于目标专利的“图像标头”所包含的信息。因此,该特征被隐含公开。
**H:进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。**<br>**《未公开》**对比文件第[0011]段描述数据是主机CPU“一括してダウンロード”(一并下载)的。第[0016]段描述主机CPU发送IPL指令。在对比文件中,数据的传输是由主机CPU(13)主导的“一并下载”,或者由主机CPU发送“IPL指令”来触发。没有记载代表子CPU(11')或任何子CPU会针对“每个数据片段”主动向主机CPU发送独立的传输请求。数据传输的发起和控制权在于主机CPU,而非次要处理器。这与目标专利中次要处理器主动、按片段请求数据的流程不同。
**I:其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。**<br>**《未公开》**对比文件第[0009]、[0011]段提到控制数据附有用于识别对应子CPU的“フラグF”(标志F)。对比文件确实公开了使用“标志F”来识别数据对应的目标子CPU,这可以看作是一种“图像识别”。但是,对比文件完全没有提及“数据偏移”和“数据长度”这些用于请求特定数据片段的具体参数。其数据传输是“一并”完成的,不需要按片段指定偏移和长度。因此,包含这三个具体元素的指令消息未被公开。
**J:进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。**<br>**《未公开》**对比文件第[0010]段描述了接收的数据被暂时存储在“共通メモリ21”(公共内存21)中。目标专利的特征J是“直接存储”操作(特征E)的具体实现手段,即设置接收缓冲器地址为最终的系统存储器目的地地址,以实现零拷贝。如特征E所述,对比文件的数据流是:接收 -> 暂存于公共内存 -> 各子CPU读取并写入自身内存。这明确使用了公共内存作为中间缓冲,而非直接将接收硬件缓冲器设置为自身系统存储器的最终地址。因此,该设置接收缓冲器地址为最终目的地的特征未被公开。

**结论代码**:<<<D>>><<<c>><<<a>><<<g>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE