返回项目页面
对比文件列表
1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu_+++D_g+++.docx
2026-03-19 23:29
1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
2026-03-19 23:29
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
2026-03-19 23:29
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
2026-03-19 23:29
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++C_D_F_G_b+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
2026-03-19 23:29
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
2026-03-19 23:29
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
2026-03-19 23:29
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
2026-03-19 23:29
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-19 23:29
2009-03-18_CN101387952A_发明公开_CN101387952A 单芯片多处理器任务调度管理方法_+++e_g+++.docx
2026-03-19 23:29
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
2026-03-19 23:29
EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
2026-03-19 23:29
EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
2026-03-19 23:29
WO2008001671A1_Description_20260309_2138_+++C_D_e_f_g_j+++.docx
2026-03-19 23:29
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++C_D_F_G_b+++.docx

对比文件名称:2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader

目标专利名称:在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器 CN105718419B

模型名称:GPT-4

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:所述方法包括:由所述次要处理器初始化与所述主要处理器的通信 <br> **判断结果**:未公开[0022] The first stage resets and holds the slave 104 in the reset state (Step 202) and pushes information ... into the commonly visible memories 108. ... When this “push” is finished (Step 206), the slave 104 is allowed to boot (Step 208) ...对比文件公开的通信初始化是由主处理器(host)发起的,主处理器重置并保持从处理器(slave)于复位状态,然后推送信息。从处理器是在被允许启动后才开始运行其操作系统和空闲进程。整个过程是由主处理器主导和控制初始化的,并未公开由从处理器(对应于目标专利的次要处理器)主动初始化与主处理器的通信。因此,本领域技术人员不能从对比文件毫无疑义地得出或合理推断出“由次要处理器初始化通信”这一技术方案。
**技术特征B**:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头 <br> **判断结果**:隐含公开[0025] The slave's idle process ... sends to the host (Step 214) information about the address and size or length of the intermediate storage area reserved in the previous step. After sending the information, which may be contained in one or more suitable messages, the slave blocks, awaiting a message from the host. ... The host part of the OS-friendly bootloader ... loads the intermediate storage area with information (code and/or data) to be loaded into the slave's invisible memory (Step 216).对比文件公开了从处理器(slave)向主处理器(host)发送关于其预留的中间存储区域的地址和大小的信息(消息)。主处理器在收到此信息后,根据该信息将需要加载的代码/数据填充到该中间区域。虽然对比文件没有明确提及“图像标头”,但其描述的要传输的“信息(code and/or data)”可以包含图像数据。从处理器通过发送消息(包含地址和大小)来“指令”主处理器填充数据,这隐含了从处理器主动发起数据传送请求的过程。本领域技术人员可以合理推断,为了进行数据加载,从处理器需要向主处理器发送某种形式的指令或请求来获取数据,这与特征B“指令主要处理器传送”的功能实质相同。因此,该特征被隐含公开。
**技术特征C**:,所述可执行软件图像包括所述图像标头和至少一个数据片段 <br> **判断结果**:直接公开[0030] A block of code and/or data to be transferred into the intermediate storage area includes a header that indicates the length of the block and where it is to be loaded in the slave memory, i.e., the destination address. As indicated by the dashed lines in FIG. 3, several such blocks may be concatenated in the intermediate storage area.对比文件第[0030]段明确公开了要传输到中间存储区域的代码/数据块(block)包括一个头部(header),该头部指明了块的长度和要加载到从处理器内存中的目的地地址。并且多个这样的块可以连接在一起。这直接对应于目标专利中“可执行软件图像包括图像标头和至少一个数据片段”的结构:头部(header)即“图像标头”,块(block)即“数据片段”。因此,该技术特征被对比文件直接公开。
**技术特征D**:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段 <br> **判断结果**:直接公开[0025] ... the slave blocks, awaiting a message from the host. ... The host now sends a message to the slave (Step 218) that indicates the intermediate storage area has been loaded ... [0028] The slave copies the contents of the intermediate storage area to appropriate locations in its slave-private memory (Step 220)... [0030] A block of code and/or data to be transferred into the intermediate storage area includes a header ...对比文件描述了主处理器将包含头部和数据块的代码/数据加载到中间存储区域(步骤216),然后通知从处理器(步骤218)。从处理器随后将中间存储区域的内容复制到其私有内存中(步骤220)。由于中间存储区域的内容是由主处理器填充的,并且从处理器访问并复制该内容,因此从处理器必然“接收”了这些数据(包括头部和数据块),尽管是通过一个共享的中间内存区域间接接收。本领域技术人员能够毫无疑义地理解,从处理器通过复制操作获得了主处理器提供的数据。因此,该特征被直接公开。
**技术特征E**:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段, <br> **判断结果**:未公开[0028] The slave copies the contents of the intermediate storage area to appropriate locations in its slave-private memory (Step 220)...对比文件公开的存储方式是:从处理器将数据从中间存储区域(intermediate storage area)**复制**到其私有内存(slave-private memory)中的适当位置。这是一个两步过程:先由主处理器加载到中间区域,再由从处理器复制到最终位置。而目标专利权利要求E强调“直接存储”,说明书[0059]段明确指出其过程“不需要传统上将软件图像从主要处理器加载到次要处理器所需的中间缓冲器操作”,是“直接从硬件到系统存储器将图像片段直接分散加载”。对比文件使用了中间存储区域作为缓冲,与目标专利旨在避免的中间缓冲操作实质相同。因此,对比文件没有公开“直接存储”,而是公开了需要中间缓冲的“复制存储”。
**技术特征F**:所述目标位置由所述次要处理器根据所述图像标头分配。 <br> **判断结果**:直接公开[0030] A block of code and/or data to be transferred into the intermediate storage area includes a header that indicates the length of the block and where it is to be loaded in the slave memory, i.e., the destination address.对比文件第[0030]段明确公开了数据块包含的头部指明了该块要加载到从处理器内存中的目的地地址(destination address)。当从处理器(次要处理器)处理这个头部信息时,它根据头部中的目的地地址信息,将数据存储到相应的位置。这直接对应于“目标位置由次要处理器根据图像标头分配”。因此,该技术特征被对比文件直接公开。
**技术特征G**:其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。 <br> **判断结果**:直接公开[0030] A block of code and/or data to be transferred into the intermediate storage area includes a header that indicates the length of the block and where it is to be loaded in the slave memory, i.e., the destination address.对比文件第[0030]段明确描述了头部(header)指明了块的长度(length)和要加载的目的地地址(destination address)。这里的“块的长度”对应于“图像大小”(或至少是数据片段的大小),“目的地地址”对应于“图像数据在存储器中所处的位置”。因此,该技术特征被对比文件直接公开。
**技术特征H**:进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。 <br> **判断结果**:未公开[0025] The slave's idle process advantageously uses the established communication mechanisms to send to the host (Step 214) information about the address and size or length of the intermediate storage area reserved in the previous step. After sending the information, ... the slave blocks, awaiting a message from the host. ... [0032] ... if the blocks to be loaded are smaller than this area, a transfer of several (smaller) blocks should be done at the same time.对比文件公开了从处理器发送一次关于中间存储区域地址和大小的信息(步骤214)。主处理器根据此信息,可能一次加载多个数据块到该区域(参见[0032]段关于同时传输多个较小块的描述)。然后主处理器发送一个消息通知从处理器加载完成(步骤218)。整个过程并未公开从处理器为“每个数据片段”发送单独的传输请求。传输的发起和控制更多由主处理器基于一次性的区域信息来管理。因此,本领域技术人员不能从对比文件得出或推断出“为每个数据片段发送传输请求”的技术方案。
**技术特征I**:其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。 <br> **判断结果**:未公开[0025] ... sends to the host (Step 214) information about the address and size or length of the intermediate storage area reserved in the previous step.对比文件公开从处理器发送的消息包含中间存储区域的“地址”(address)和“大小/长度”(size/length)。这里的“地址”可以类比为目标地址,类似于目标专利中的数据位置;“大小/长度”类似于数据长度。然而,对比文件的消息内容并未提及“图像识别”(image identification)和“数据偏移”(data offset)。消息是针对一个预留的中间存储区域,而不是针对特定的图像或图像内的偏移。因此,对比文件没有公开消息中包含“图像识别”和“数据偏移”这两个要素。
**技术特征J**:进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。 <br> **判断结果**:未公开[0025] The idle process reserves a block of memory in the slave's heap of memory that is located in the memory visible to the host, such as “internal” memory 108 (Step 212). ... This reserved block of memory is used for intermediate storage ...对比文件公开从处理器在主机可见的内存(即共享内存,如图1中的108)中预留一个内存块作为中间存储区域(intermediate storage area)。这个区域用作接收缓冲器。但关键区别在于,这个缓冲器是设置在“主机可见的内存”(shared memory)中,而不是设置在从处理器自己的“系统存储器”(即其私有内存,如图1中的110)中的目的地地址。目标专利的特征J是将接收缓冲器直接设置为最终目的地地址(在次要处理器自己的系统存储器中),从而实现直接加载。而对比文件的缓冲器是一个中间暂存区,数据需要从此处再复制到最终的目的地(私有内存)。因此,对比文件没有公开该技术特征。

<<<C>>><<<D>>><<<F>>><<<G>>><<<b>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE