对比文件的名称：2017-10-19_JP2017191894A_发明专利_JP2017191894A プリント配線基板及びその製造方法
目标专利的名称：1558印刷电路板CN113243145B
本次调用的模型名称：AI助手
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用（翻译并注明段落标号） | 公开性论述 |
| **A: 包括**<br>《直接公开》 | [0006] “具有两层以上的导体层和配置在导体层之间的作为绝缘层的层间绝缘层的积层基材，以及堆积在积层基材的至少一个表面上的作为绝缘层的阻焊层” | 对比文件明确公开了一种印刷电路板，包括绝缘层、导体层、阻焊层等，因此直接公开了“包括”这一前序特征。 |
| **B: 绝缘层**<br>《直接公开》 | [0006] “作为绝缘层的层间绝缘层”；[0010] “コア絶縁層11（核心绝缘层）”；[0020] “层间绝缘层即第1绝缘层21、第2绝缘层24” | 对比文件公开了多种绝缘层，包括层间绝缘层、核心绝缘层和阻焊层，因此直接公开了绝缘层。 |
| **C: 电路图案**<br>《直接公开》 | [0016] “表面导体层26是包含表面导体焊盘26P和表面导体布线26L的图案”；[0006] “表面导体层” | 对比文件明确公开了表面导体层作为电路图案，包括焊盘和布线，因此直接公开了电路图案。 |
| **D: 所述电路图案设置在所述绝缘层上**<br>《直接公开》 | [0016] “在第2绝缘层24的、未配置第2导体层23的侧的表面形成有表面导体层26” | 对比文件明确说明表面导体层形成在绝缘层表面上，因此直接公开了电路图案设置在绝缘层上。 |
| **E: 其中，所述电路图案包括上表面、下表面、第一侧表面和第二侧表面**<br>《隐含公开》 | [0023] “表面导体层26的、阻焊层侧的面”（指出上表面）；[0021] “第3种子层26a和第3电镀层26b的积层结构”；图1所示导体层截面 | 对比文件虽未使用“上表面”、“下表面”、“侧表面”术语，但本领域技术人员知道形成在绝缘层上的图案化导体层必然具有顶部表面（上表面）、底部表面（下表面）和两个侧壁表面。对比文件公开的积层结构进一步确认了这些表面的存在。因此可合理推断电路图案包括这些表面，特征E被隐含公开。 |
| **F: 所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.31μm以下**<br>《无公开》 | [0027] “表面导体层26的表面...Ra小于100nm（0.1μm）”；[0026] “第1导体层12及第2导体层23的表面...Ra小于100nm” | 对比文件仅明确公开表面导体层的一个表面（与阻焊层接触的上表面）Ra<0.1μm，以及内部导体层在形成内部接合层前表面Ra<0.1μm，但未提及同一电路图案的至少三个表面（如上、下、侧）均满足0.31μm以下。内部导体层形成接合层后表面粗糙度变化。本领域技术人员不能从对比文件毫无疑义地得出特征F的方案，也无法合理推断出必然满足，故未公开。 |
| **G: 其中，在所述电路图案的表面中长度长的部分的粗糙度小于长度小的部分的粗糙度**<br>《无公开》 | 无相关记载 | 对比文件未教导根据表面长度调整粗糙度，也未暗示这种关系。故未公开。 |
| **H: 其中，所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.17μm以下**<br>《无公开》 | [0027] 表面导体层表面Ra<0.1μm（满足0.17μm以下） | 对比文件虽公开上表面Ra<0.1μm，但未公开至少三个表面满足该范围，且无法合理推断。故未公开。 |
| **I: 其中，所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.1μm至0.13μm**<br>《无公开》 | [0027] Ra<100nm即小于0.1μm | 对比文件公开的Ra<0.1μm不在0.1-0.13μm范围内（端点除外），且未公开至少三个表面。故未公开。 |
| **J: 其中，所述电路图案的宽度方向上的横截面中的所述上表面的长度和所述下表面长度中的至少一个与所述电路图案的所述横截面中的所述第一侧表面的长度和所述第二侧表面的长度中的至少一个不同**<br>《无公开》 | 无记载 | 对比文件未提及图案横截面各表面长度比较。虽然本领域公知宽度与高度通常不同，但对比文件本身未公开或暗示这种长度关系是其特征的一部分，故不视为被公开。 |
| **K: 其中，所述电路图案的所述上表面和所述下表面中的至少一个的表面粗糙度(Ra)与所述电路图案的所述第一侧表面和所述第二侧表面中的至少一个的表面粗糙度(Ra)不同**<br>《无公开》 | 无记载 | 对比文件未公开同一电路图案不同表面之间的粗糙度比较关系。故未公开。 |
| **L: 其中，所述电路图案的所述横截面中的所述上表面的长度和所述下表面的长度中的至少一个大于所述电路图案的所述横截面中的所述第一侧表面的长度和所述第二侧表面的长度中的至少一个；并且，所述电路图案的所述上表面和所述下表面中的至少一个的表面粗糙度(Ra)小于所述电路图案的所述第一侧表面和所述第二侧表面中的至少一个的表面粗糙度(Ra)**<br>《无公开》 | 无记载 | 对比文件未公开长度比较与粗糙度比较的组合条件。故未公开。 |
| **M: 其中，所述上表面的长度是所述上表面的宽度**<br>《无公开》 | 无定义 | 对比文件未对“上表面的长度”进行定义或提及宽度概念。故未公开。 |
| **N: 其中，所述下表面的长度是所述下表面的宽度**<br>《无公开》 | 无定义 | 对比文件未对“下表面的长度”进行定义。故未公开。 |
| **O: 所述第一侧表面的长度和所述第二侧表面的长度是所述电路图案的高度**<br>《无公开》 | 无定义 | 对比文件未对“侧表面的长度”进行定义。故未公开。 |
| **P: 其中，所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.42μm以下**<br>《无公开》 | [0027] Ra<0.1μm（满足0.42μm以下） | 类似特征F，对比文件未公开至少三个表面满足该范围。故未公开。 |
| **Q: 其中，所述电路图案的阻抗为35.3Ω以下**<br>《无公开》 | 无记载 | 对比文件未公开任何阻抗数值。故未公开。 |
| **R: 其中，所述电路图案包括：电镀种子层**<br>《直接公开》 | [0021] “第3导体层26可以由第3种子层26a和第3电镀层26b的积层结构构成” | 对比文件明确公开导体层包含种子层（シード層），用于随后电镀，即电镀种子层。直接公开。 |
| **S: 所述电镀种子层设置在所述绝缘层上**<br>《直接公开》 | [0021] “各种子层是用于在层间绝缘层21、24及核心绝缘层11的表面上形成电镀层的基底”；[0076] “第2种子层23a覆盖第1绝缘层21的表面” | 对比文件明确种子层形成在绝缘层表面。直接公开。 |
| **T: 图案层**<br>《直接公开》 | [0021] “第3电镀层26b”作为图案化导体层 | 对比文件公开了电镀层作为图案层。直接公开。 |
| **U: 所述图案层设置在所述电镀种子层上**<br>《直接公开》 | [0021] “第3种子层26a和第3电镀层26b的积层结构” | 对比文件明确电镀层形成在种子层上。直接公开。 |
| **V: 其中，所述电路图案的所述上表面是所述图案层的上表面**<br>《隐含公开》 | [0021] 积层结构；[0027] “表面导体层26的表面”指电镀层表面 | 对比文件公开了表面导体层由种子层和电镀层构成，其上表面即为电镀层的上表面。本领域技术人员可合理推断。隐含公开。 |
| **W: 其中，所述电路图案的所述下表面是所述电镀种子层的下表面**<br>《隐含公开》 | [0021] 种子层设置在绝缘层上，下表面接触绝缘层 | 对比文件公开了种子层直接接触绝缘层，因此电路图案的下表面就是种子层的下表面。隐含公开。 |
| **X: 其中，所述电路图案的所述第一侧表面包括所述电镀种子层的第一侧表面和所述图案层的第一侧表面；并且，所述电路图案的所述第二侧表面包括所述电镀种子层的第二侧表面和所述图案层的第二侧表面**<br>《隐含公开》 | [0021] 积层结构；图案侧壁自然由各层边缘构成 | 对比文件公开了电路图案由堆叠的种子层和电镀层形成，因此其侧表面必然由这两部分的侧表面共同组成。本领域技术人员可合理推断。隐含公开。 |
| **Y: 其中，所述电路图案的宽度方向上的横截面中的所述上表面的长度小于所述电路图案的所述宽度方向上的所述横截面中的所述下表面的长度**<br>《无公开》 | 无记载 | 对比文件未公开种子层与电镀层的宽度关系，无法确定上表面宽度是否小于下表面宽度。故未公开。 |
| **Z: 其中，所述电路图案的所述宽度方向上的所述横截面中的所述第一侧表面和所述第二侧表面中的至少一个具有规定的倾斜角度并且连接在所述电路图案的所述上表面和所述下表面之间**<br>《无公开》 | 无记载 | 对比文件未描述侧壁形状，未提及倾斜角度。故未公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<R>>><<<S>>><<<T>>><<<U>>><<<e>>><<<v>>><<<w>>><<<x>>>