对比文件名称：2002-06-20_US2002075050A_发明申请_US20020075050A1 Duty cycle regulator
目标专利名称：包括占空比校正的时钟倍频器CN105493403B
模型名称：GPT-4
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：《直接公开》**<br>包括：占空比校正电路，被配置用于接收输入时钟信号并且传输经校正的时钟信号。 | [0011] ... a duty cycle regulator for receiving an input clock signal having an input clock period, and an arbitrary input duty cycle, and for deriving from the input clock signal, an output clock signal having a pre-selected duty cycle and the same period as the input clock period.<br>[0037] ... duty cycle regulator 100 ... receives an external (input) clock signal CLK_IN having an arbitrary duty cycle ... and generates an output clock signal CLK_OUT. | 对比文件公开了一种占空比调节器（duty cycle regulator），其被配置为接收具有任意占空比的输入时钟信号CLK_IN（对应“接收输入时钟信号”），并产生具有预设占空比的输出时钟信号CLK_OUT（对应“传输经校正的时钟信号”）。该占空比调节器用于改善输入时钟信号的占空比，其功能与目标专利中“占空比校正电路”的功能相同。因此，本领域技术人员能够毫无疑义地得出对比文件公开了技术特征A。 |
| **技术特征B：《未被公开》**<br>所述占空比校正电路包括：第一电路，用于在所述输入时钟信号的第一周期期间传输输出电压并且在所述输入时钟信号的第二周期期间校正所述第一电路的电流失配。 | [0043] ... two charge pumps 41 (PUMP1) and 42 (PUMP2) are alternately turned on and off by level changes in the output clock signal CLK_OUT and an inverted output clock signal CLK_OUT&null; ...<br>[0050] ... when CLK_OUT goes high, PUMP1 ... is turned on, charging up VCONT. ... When CLK_OUT is low, PUMP2 is turned on ... pulling VCONT lower. | 对比文件公开了两个电荷泵（PUMP1和PUMP2）在输出时钟CLK_OUT的高电平和低电平期间交替开启和关闭，以对电容（低通滤波器43）进行充放电，从而生成控制电压VCONT。然而，对比文件并未公开任何“校正电流失配”的结构或过程。其电荷泵的电流值是通过设置电流镜的比例来预设的（参见[0020], [0054], 图8），目的是为了实现预设的占空比，而不是在电荷泵不工作的周期内对其自身的上拉/下拉电流失配进行检测和校正。因此，对比文件既未直接公开也未隐含公开技术特征B中“在第二周期期间校正所述第一电路的电流失配”这一限定。 |
| **技术特征C：《未被公开》**<br>所述第一电路包括差分成对的晶体管，所述差分成对的晶体管用于将参考电压与跨被配置用于在所述第二周期期间接收第一电流和第二电流的电容器的电压进行比较。 | 无对应内容。 | 对比文件全文（包括具体实施方式及附图）均未提及使用“差分成对的晶体管”（differential pair of transistors）来比较参考电压与电容器电压的结构。对比文件中的控制电压VCONT是通过电荷泵对电容充放电产生的，其稳定值由电荷泵的电流比决定（[0043]），并未涉及与一个独立参考电压进行比较的反馈校正机制。因此，对比文件完全没有公开技术特征C。 |
| **技术特征D：《未被公开》**<br>以及第二电路，用于在所述第二周期期间传输所述输出电压并且在所述第一周期期间校正所述第二电路的电流失配。 | [0043] ... two charge pumps 41 (PUMP1) and 42 (PUMP2) are alternately turned on and off by level changes in the output clock signal CLK_OUT and an inverted output clock signal CLK_OUT&null; ... | 与技术特征B的分析类似，对比文件虽然公开了两个交替工作的电荷泵（PUMP1和PUMP2），分别对应于CLK_OUT的高、低电平期间工作（可视为“第一周期”和“第二周期”），但同样没有公开任何一个电荷泵在其“不工作”的周期内对其自身的电流失配进行校正。PUMP1和PUMP2各自仅在其对应的工作周期内向电容输出电流（传输电压），不存在一个周期工作、另一个周期进行自我校正的机制。因此，技术特征D未被公开。 |
| **技术特征E：《未被公开》**<br>以及时钟发生器，用于接收经校正的时钟信号并且产生输出时钟。 | 对比文件全文。 | 对比文件中的系统输出即为占空比调节后的时钟信号CLK_OUT。整个系统是一个占空比调节器，其功能终点就是产生具有预设占空比的时钟。对比文件没有公开在占空比调节电路之后，还有一个独立的“时钟发生器”模块来接收这个校正后的时钟并进一步产生另一个“输出时钟”。目标专利中的时钟发生器（300）是一个独立的倍频电路，用于产生频率倍增的时钟信号ck2x。对比文件没有此结构或功能。 |
| **技术特征F：《直接公开》**<br>进一步包括输出电容器，被配置用于在所述第一周期和所述第二周期中的每个周期期间接收所述输出电压。 | [0043] ... a low-pass filter 43 (LPF), which in this embodiment has the form of a capacitor.<br>[0050] ... The duty cycle determination block 40 controls a delay control signal in the form of a voltage VCONT, which in turn controls the actual delay ... | 对比文件公开了低通滤波器43，其具体形式是一个电容器（电容）。该电容器接收来自两个电荷泵PUMP1和PUMP2的充电或放电电流，从而在其上产生并保持控制电压VCONT（即“输出电压”）。无论CLK_OUT处于高电平（PUMP1工作）还是低电平（PUMP2工作），该电容器都在接收电荷（即接收电流以改变或维持其电压）。因此，本领域技术人员能够毫无疑义地得出，对比文件中的电容器被配置用于在每个时钟周期（即CLK_OUT的高、低电平期间）接收来自工作电荷泵的电流，从而形成输出电压VCONT。这与技术特征F的描述一致。 |
| **技术特征G：《未被公开》**<br>所述输出时钟具有50%的占空比以及相对于经校正的时钟信号的频率增大的频率。 | [0011] ... output a clock signal having a pre-selected duty cycle and **the same period as the input clock period**.<br>[0043] ... if the currents in PUMP1 and PUMP2 were identical, then the only way VCONT can stay constant is when CLK_OUT and CLK_OUT&null; are high for an identical duration of time, hence, implying a 50/50% duty cycle. | 对比文件公开了其输出时钟CLK_OUT可以与输入时钟具有相同的频率/周期（[0011]），并且通过设置电荷泵电流相等可以实现50%的占空比（[0043]）。然而，对比文件从未公开其输出时钟的频率会“相对于经校正的时钟信号的频率增大”。目标专利的时钟发生器（图3A, 300）明确用于倍频（产生ck2x）。对比文件的系统不具备频率倍增的功能，其输出频率始终与输入频率保持一致。因此，技术特征G中关于频率增大的限定未被公开。 |
| **技术特征H：《未被公开》**<br>进一步包括反馈回路，所述反馈回路用于在跨所述电容器的电压不同于所述参考电压的情况下校正电流失配。 | [0043] ... The duty cycle determination block 40 controls a delay control signal in the form of a voltage VCONT, which in turn controls the actual delay of the delay pulse generator 50 ...<br>[0050] ... Utilizing this iterative feedback system, CLK_OUT eventually approaches a 50/50% duty cycle... | 对比文件确实存在一个反馈回路：输出时钟CLK_OUT控制电荷泵的开关，电荷泵的输出控制电压VCONT，VCONT又控制延迟脉冲发生器50的延迟，从而影响CLK_OUT的脉宽，最终调节占空比。然而，这个反馈回路的目的是**调节输出时钟的占空比至预设值**，其调节机制是通过改变延迟来调整CLK_OUT的高电平时间。**它并非用于“校正电荷泵本身的电流失配”**。对比文件中没有“参考电压”，也没有将电容器电压与参考电压进行比较以生成校正电流来调整电荷泵电流的内部机制。其电荷泵的电流值是预设的（通过电流镜）。因此，技术特征H中限定的特定反馈功能（基于电压比较校正电流失配）未被公开。 |
<<<A>>><<<F>>>