对比文件名称：2009-03-05_US2009058484A_发明申请_US20090058484A1 Slave latch controlled retention flop with lower leakage and higher performance
目标专利名称：307具有降低的保留电压的触发器CN105122646B
模型名称：gpt-4o
作为资深专利代理师，我将依据目标专利说明书对权利要求的解释，严格评估对比文件对各技术特征的公开性。技术特征的划分严格遵循目标专利权利要求。以下是特征比对表格及公开性判断：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：响应于时钟信号和控制信号以形成反相经延迟时钟信号的第一逻辑门<br>**判断结果**：未被直接公开或隐含公开 | 参见图1及说明书第[0028]-[0030]段。时钟信号CLK 190通过两个反相器缓冲以产生CLKZ 192和CKT 194信号。说明书第[0005]、[0047]段强调，改进的数据保留装置和方法被配置为“有利地排除时钟路径的门控”，例如“时钟仅用两个反相器缓冲以派生CLKZ和CKT信号，而没有用于派生其他时钟信号的任何额外门控电路”。 | **论述**：目标专利的特征A明确要求一个“第一逻辑门”（例如或非门133）响应于时钟信号**和**控制信号（如重置信号104）以生成“反相经延迟时钟信号”。其核心在于利用控制信号对时钟进行门控，以产生用于控制主/从级的特定时钟信号。对比文件虽公开了由时钟产生CLKZ和CKT信号，但明确教导要避免在时钟路径中使用任何门控逻辑（gating circuitry），其CLKZ和CKT的生成不依赖于类似重置或保留信号这样的控制信号。本领域技术人员从对比文件中无法毫无疑义地得出，也无合理动机推理出使用一个逻辑门来响应时钟和控制信号以生成反相经延迟时钟信号的技术方案。因此，技术特征A既未被直接公开，也未被隐含公开。 |
| **技术特征B**：具有由第一传送门门控的数据输入的触发器的主控级，所述主控级进一步包括用于驱动主控级输出的第二逻辑门<br>**判断结果**：**隐含公开** | 参见图1及说明书第[0028]段。第一锁存器（主锁存器）110包括：信号门（传输门）SG1 142，其控制数据从节点N1 112的输入；以及NAND门152，其输出驱动主锁存器的输出节点N10 114。 | **论述**：对比文件公开的“第一锁存器110”即目标专利的“主控级”。其数据输入经由信号门SG1（即第一传送门）门控。同时，主锁存器包含一个NAND门152，其输出（与主反相器150结合）用于驱动主锁存器的输出节点N10。虽然对比文件中NAND门152的一个输入是异步复位信号CLRZ 154，其具体作用与目标专利中第二逻辑门（如或非门122，响应于控制信号104）控制模式的作用可能不完全相同，但“主控级包含一个由逻辑门驱动输出”这一基本结构特征已被公开。在宽松的隐含公开判断标准下，本领域技术人员能够从对比文件公开的“具有传输门门控输入和逻辑门驱动输出的主锁存器”结构中，合理推断出技术特征B所描述的技术方案。因此，技术特征B被**隐含公开**。 |
| **技术特征C**：具有由第二传送门耦合到所述主控级的输入的所述触发器的从动级<br>**判断结果**：**直接公开** | 参见图1及说明书第[0028]、[0033]段。第二锁存器（从锁存器）120通过信号门SG4 148耦合到第一锁存器（主锁存器）110的输出节点N10 114。SG4 148由RET 196和RETZ 198信号控制。 | **论述**：对比文件公开的“第二锁存器120”即目标专利的“从动级”。该从锁存器通过信号门SG4（即第二传送门）耦合到主锁存器的输出（节点N10）。这与技术特征C的描述完全一致。因此，本领域技术人员能够毫无疑义地从对比文件中得出该技术方案。技术特征C被**直接公开**。 |
| **技术特征D**：其中所述第一传送门配置成响应于所述反相经延迟时钟信号被解除断言而被打开，<br>**判断结果**：**隐含公开** | 参见图1及说明书第[0028]段。信号门SG1 142由CKT 194和CLKZ 192控制。结合对图1电路和时钟信号关系的理解，当CLK 190为低时，CKT 194为低，CLKZ 192为高，此时传输门SG1 142打开，允许数据通过。 | **论述**：目标专利中，“反相经延迟时钟信号被解除断言”对应于其时钟控制逻辑下的特定状态（例如，图1中或非门133输出的时钟信号反相版本为低）。对比文件中，SG1的开启条件（CLK低，CKT低，CLKZ高）是其时钟信号路径产生的特定状态。虽然对比文件未使用“反相经延迟时钟信号”这一具体称谓，但其公开的“由CKT和CLKZ控制的传输门SG1在特定时钟状态下打开”这一技术手段，在功能上对应于技术特征D中“传送门响应于特定时钟信号状态而打开”。本领域技术人员通过阅读对比文件，能够合理推断出SG1被配置为在特定时钟条件下（可被视为其“反相经延迟时钟信号”的某种状态）打开。因此，技术特征D被**隐含公开**。 |
| **技术特征E**：并且其中所述第二传送门配置成响应于所述反相经延迟时钟信号被解除断言而被关闭，<br>**判断结果**：未被直接公开或隐含公开 | 参见图1及说明书第[0033]段。信号门SG4 148由保留信号RET 196和其反相信号RETZ 198控制，而不是由时钟信号CLK、CLKZ或CKT控制。 | **论述**：技术特征E要求第二传送门的关闭操作响应于“反相经延迟时钟信号被解除断言”。然而，对比文件中连接主从级的第二传送门SG4 148是由独立的保留控制信号RET/RETZ控制的，其开关状态与时钟信号的状态无关。目标专利中此特征是其特定时钟门控架构的一部分，用于在特定模式（如重置模式）下隔离主从级。对比文件未公开将第二传送门的关闭动作与时钟信号的任何状态相关联，本领域技术人员无法从对比文件内容中推理出该技术方案。因此，技术特征E未被公开。 |
| **技术特征F**：以及其中所述第二逻辑门响应于所述控制信号的断言来控制所述触发器的模式，<br>**判断结果**：**隐含公开** | 参见图1及说明书第[0028]段。主锁存器中的NAND门152响应于异步复位信号CLRZ 154。当CLRZ被断言（低有效）时，NAND门152的输出受影响，从而控制整个触发器进入复位模式，将输出Q 132复位到逻辑低状态。 | **论述**：目标专利中“第二逻辑门响应于控制信号的断言来控制触发器的模式”，例如图1中或非门122响应于重置信号104的断言来控制触发器进入重置模式。对比文件中，主锁存器内的NAND门152响应于异步复位信号CLRZ 154的断言，同样用于控制触发器进入复位模式。虽然控制信号的具体名称和逻辑极性可能不同，但“逻辑门响应于一个控制信号以改变触发器操作模式”这一核心思想已被公开。在宽松的隐含公开判断标准下，本领域技术人员能够合理推断出该特征。因此，技术特征F被**隐含公开**。 |
| **技术特征G**：所述触发器的模式选自包括设置模式和重置模式的集合。<br>**判断结果**：未被直接公开或隐含公开 | 说明书第[0028]段提到了复位模式（通过CLRZ信号）。全文未提及“设置模式”（Set Mode）。 | **论述**：技术特征G将触发器的模式限定为从“设置模式和重置模式的集合”中选择。对比文件仅公开了重置（复位）模式，未公开任何关于“设置模式”的内容。本领域技术人员无法从对比文件中推理出具有“设置模式”的触发器。因此，技术特征G未被公开。 |
| **技术特征H**：其特征在于，所述控制信号包括重置信号，并且其中所述第二逻辑门包括或非门。<br>**判断结果**：未被直接公开或隐含公开 | 参见图1及说明书第[0028]段。控制信号是异步复位信号CLRZ 154（低有效重置）。第二逻辑门是NAND门152，而非或非门。 | **论述**：该特征对控制信号和第二逻辑门的类型进行了具体限定。对比文件虽然公开了重置信号（CLRZ），但其对应的第二逻辑门是NAND门。目标专利中该特定组合（重置信号+或非门）是其实现特定功能（如主控级在重置时输出逻辑低）的关键。对比文件公开的是不同的逻辑门组合（重置信号+NAND门）。本领域技术人员无法从对比文件中毫无疑义地得出或合理推理出“或非门”作为第二逻辑门的技术方案。因此，技术特征H未被公开。 |
| **技术特征I**：其特征在于，所述控制信号被配置成提供到多个触发器电路。<br>**判断结果**：未被直接公开或隐含公开 | 对比文件全文未提及任何控制信号（如RET, CLRZ）被配置成提供或共享给多个触发器电路。 | **论述**：技术特征I涉及控制信号的共享或分配架构。对比文件仅描述了单个数据保留装置（触发器）内部的信号连接，没有披露任何关于将其控制信号配置为提供给多个触发器电路的内容。本领域技术人员无法从对比文件中推理出此特征。因此，技术特征I未被公开。 |
| **技术特征J**：其特征在于，所述从动级包括反相器，并且其中所述反相器的输入被耦合到两个串联耦合的上拉晶体管。<br>**判断结果**：未被直接公开或隐含公开 | 参见图1。从锁存器120包括反相器122。反相器122的输入节点N7 124耦合到开关电路160，该电路包含串联的晶体管182、184、186、188，但这些晶体管构成一个受控的反馈路径（三态反相器功能），并非专门描述为“两个串联耦合的上拉晶体管”。节点N7还通过SG4 148耦合到主锁存器。 | **论述**：目标专利的特征J（结合说明书图2，[0043]段）特指从动级输出反相器的输入直接耦合到两个串联的PMOS上拉晶体管（131,132）的结构，目的是增强保持能力以降低保留电压。对比文件从锁存器中的反相器122输入节点N7的耦合关系复杂，包括开关电路和传输门，但并未明确公开其直接耦合到“两个串联耦合的上拉晶体管”这一具体结构。本领域技术人员无法从对比文件中推理出该特定布局。因此，技术特征J未被公开。 |
| **技术特征K**：其特征在于，所述反相器的所述输入进一步被耦合到两个串联耦合的下拉晶体管，并且其中所述两个串联耦合的上拉晶体管的宽度大于所述两个串联耦合的下拉晶体管的宽度。<br>**判断结果**：未被直接公开或隐含公开 | 对比文件未描述从锁存器反相器输入节点所连接晶体管的宽度关系。 | **论述**：该特征进一步限定了上拉和下拉晶体管宽度的相对关系，这是目标专利用于优化漏电流和保留电压的具体尺寸设计（参见说明书[0043]段）。对比文件完全没有涉及晶体管尺寸的此类特定比较或设计规则。因此，技术特征K未被公开。 |
| **技术特征L**：其特征在于，所述两个串联耦合的下拉晶体管的宽度约等于制造规则所准许的最小宽度。<br>**判断结果**：未被直接公开或隐含公开 | 对比文件未提及任何晶体管的宽度与制造规则所准许的最小宽度的关系。 | **论述**：该特征是关于晶体管尺寸的非常具体且先进的制造相关设计规则。对比文件的内容完全不涉及此类具体尺寸限制。因此，技术特征L未被公开。 |
| **技术特征M**：其特征在于，所述控制信号包括设置信号，并且其中所述逻辑门包括与非门。<br>**判断结果**：未被直接公开或隐含公开 | 对比文件未提及“设置信号”（Set Signal）。虽然其主锁存器中包含一个NAND门152，但它是响应于复位信号CLRZ，而非设置信号。 | **论述**：技术特征M限定了控制信号为“设置信号”且逻辑门为“与非门”的另一种具体组合（参见目标专利图3和[0047]段）。对比文件没有公开任何关于“设置信号”的内容。虽然存在与非门，但其配合的控制信号是复位信号，而非设置信号。因此，该特定组合未被公开。 |
### 结论与代码输出
根据上述评估：
- 技术特征C被**直接公开**。
- 技术特征B、D、F被**隐含公开**。
因此，在回答的结尾插入以下代码：
<<<C>>> <<<b>>> <<<d>>> <<<f>>>