对比文件名称：2005-06-15_GB2409063A_发明专利_GB2409063A Vector by scalar operations
目标专利名称：在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法CN105765523B
本次调用模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：至少一个向量数据文件，所述至少一个向量数据文件被配置成：在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作<br>**公开性判断**：《直接公开》 | 说明书第[0027]段：“The SIMD register data store 20 provides a block of storage which may be addressed/accessed in a flexible way...” 以及图1示出了SIMD寄存器数据存储20和加载存储单元22。 | 对比文件公开了SIMD寄存器数据存储20（即向量数据文件），其存储数据元素。加载存储单元22可以从内存加载数据到寄存器，这相当于在输入数据流路径中提供经取回的输入向量数据样本集以用于处理。因此，该技术特征被直接公开。 |
| **技术特征B**：从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储<br>**公开性判断**：《隐含公开》 | 说明书第[0060]段：“The reordering logic 24 serves the purpose of reordering data elements retrieved from a memory...”， 图23示出了重排序逻辑24和SIMD寄存器数据存储20，以及输出多路复用器385可将数据写回寄存器文件。 | 对比文件公开了重排序逻辑24可以对数据进行重排序，并且数据可以被写回SIMD寄存器数据存储20（即向量数据文件）。虽然对比文件未明确描述数据流路径的“输出”属性，但数据从重排序逻辑流向寄存器文件隐含了向量数据文件从（重排序逻辑所在的）输出数据流路径接收经重排序的数据以便存储。因此，该技术特征被隐含公开。 |
| **技术特征C**：在所述至少一个输入数据流路径中提供的至少一个执行单元<br>**公开性判断**：《直接公开》 | 说明书第[0027]段：“...dedicated SIMD processing logic 18...”， 图1示出了SIMD处理逻辑18。 | 对比文件中的SIMD处理逻辑18被配置成对存储在SIMD寄存器数据存储20中的数据元素执行向量处理操作，这相当于在输入数据流路径中提供的执行单元。因此，该技术特征被直接公开。 |
| **技术特征D**：在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线<br>**公开性判断**：《未公开》 | 对比文件全文中未提及任何与“抽头延迟线”功能或结构相似的技术内容。 | 对比文件描述的重排序逻辑24用于在加载/存储时重新排列数据元素，而非在向量数据文件与执行单元之间的输入数据流路径中设置的、用于在多个处理级期间移位输入数据样本的抽头延迟线。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。因此，该技术特征未被公开。 |
| **技术特征E**：所述至少一个抽头延迟线被配置成：从所述至少一个向量数据文件接收所述输入向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件全文中未提及任何与“抽头延迟线”功能或结构相似的技术内容。 | 由于技术特征D（抽头延迟线）未被公开，依赖于其存在的技术特征E也未被公开。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。 |
| **技术特征F**：针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级，在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度，以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件全文中未提及任何与“抽头延迟线”、“多个处理级中对输入向量数据样本集进行移位”或“提供经移位的输入向量数据样本集用于每个处理级”功能相似的技术内容。 | 对比文件未公开任何在输入数据流路径中设置专门的流水线寄存器结构，以针对向量处理操作的多个处理级持续地、按数据样本宽度移位输入数据样本集，并为每个处理级提供经移位的输入数据样本集。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。 |
| **技术特征G**：所述至少一个执行单元被配置成：针对所述多个处理级中的每个处理级，在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件全文中未提及任何“经移位的输入向量数据样本集”或执行单元针对多个处理级接收此类数据。 | 由于技术特征F（提供经移位的输入向量数据样本集）未被公开，依赖于其的技术特征G也未被公开。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。 |
| **技术特征H**：针对所述多个处理级中的每个处理级，对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件全文中未提及任何“经移位的输入向量数据样本集”或基于此类数据针对多个处理级执行操作。 | 由于技术特征F和G未被公开，依赖于它们的技术特征H也未被公开。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。 |
| **技术特征I**：至少一个重排序电路系统，所述至少一个重排序电路系统被配置成：在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集<br>**公开性判断**：《未公开》 | 说明书第[0060]段：“The reordering logic 24 serves the purpose of reordering data elements retrieved from a memory...”， 图23示出了重排序逻辑24从输入寄存器360、365或从SIMD寄存器文件（通过多路复用器350、355）接收数据。 | 对比文件公开的重排序逻辑24用于在数据加载（从内存到寄存器）或存储（从寄存器到内存）时重新排列数据元素。其接收的数据来源是加载FIFO 23或SIMD寄存器文件20，而非来自执行单元的输出数据流路径上的“结果输出向量数据样本集”。在目标专利中，重排序电路系统位于执行单元和向量数据文件之间的输出数据流路径上，直接对执行单元产生的结果进行重排序。对比文件的重排序逻辑位置和功能目的（内存与寄存器间数据格式转换）与目标专利不同。因此，该技术特征未被公开。 |
| **技术特征J**：将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集，而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中<br>**公开性判断**：《未公开》 | 说明书第[0079]段：“Store instructions from the SIMD register file 20 are performed out-of-order...”，以及图23、25E-25H显示存储操作时，数据先从SIMD寄存器文件20读取到重排序逻辑24，经重排序后再存储到内存。 | 对比文件公开的重排序操作发生在数据已经存储在SIMD寄存器文件（向量数据文件）之后（对于存储指令），或从内存加载后即将存入寄存器之前。其并未公开或隐含“无需先将结果输出向量数据样本集存储在向量数据文件中”就直接对其进行重排序的技术方案。目标专利的核心“进行中重排序”正是为了省去这一中间存储步骤。因此，该技术特征未被公开。 |
| **技术特征K**：在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集。<br>**公开性判断**：《未公开》 | 说明书第[0060]段及图23示出重排序逻辑24可通过输出多路复用器385将数据提供至存储数据FIFO 23'或SIMD寄存器文件20。 | 由于技术特征I和J（在输出数据流路径上接收结果输出向量数据样本集并进行重排序而无需先存储）未被公开，因此在此特定上下文下的技术特征K也未被公开。对比文件的重排序逻辑24提供数据的目的地（内存或寄存器）和前提条件与目标专利不同。 |
| **技术特征L**：其特征在于，所述至少一个向量数据文件被配置成：在所述至少一个输入数据流路径中提供具有所述至少一个向量数据文件的宽度的所述输入向量数据样本集以用于所述向量处理操作<br>**公开性判断**：《隐含公开》 | 说明书第[0028]段：“In this example, the register sizes directly supported are 64-bits and 128-bits.”， 图2示出了SIMD寄存器数据存储20的读/写端口，支持以64位或128位为单位访问寄存器。 | 对比文件公开了SIMD寄存器数据存储20支持不同宽度的寄存器访问（如64位、128位）。本领域技术人员可以理解，当执行向量处理操作时，可以从寄存器中读取具有该寄存器宽度的数据（例如，整个64位或128位数据）作为输入向量数据样本集。因此，该技术特征被隐含公开。 |
| **技术特征M**：从所述至少一个输出数据流路径接收具有所述至少一个向量数据文件的宽度的所述经重排序的结果输出向量数据样本集以便被存储。<br>**公开性判断**：《隐含公开》 | 说明书第[0028]段：“In this example, the register sizes directly supported are 64-bits and 128-bits.”， 图2、23示出了向SIMD寄存器数据存储20写入数据。 | 结合技术特征B的隐含公开，对比文件公开了数据可以写回SIMD寄存器数据存储20。由于寄存器具有特定宽度（如64位、128位），写入的数据必然具有相应寄存器的宽度。因此，可以合理推断向量数据文件能够接收具有其宽度的经重排序的结果输出向量数据样本集以便存储。该技术特征被隐含公开。 |
| **技术特征N**：其特征在于：所述至少一个向量数据文件被进一步配置成：在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件未明确描述“向量数据文件输出”这一具体数据流路径接口。图2示意性地显示了读端口，但未详细说明输出端。 | 对比文件虽然公开了从寄存器读取数据，但未明确公开或隐含“在至少一个向量数据文件输出上”提供数据这一具体架构细节。这属于实现层面的具体描述。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该具体接口特征。 |
| **技术特征O**：在所述至少一个输出数据流路径中在至少一个向量数据文件输入上接收所述经重排序的结果输出向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件未明确描述“向量数据文件输入”这一具体数据流路径接口。图2示意性地显示了写端口，但未详细说明输入端。 | 同技术特征N，对比文件未明确公开或隐含“在至少一个向量数据文件输入上”接收数据这一具体架构细节。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该具体接口特征。 |
| **技术特征P**：所述至少一个执行单元被进一步配置成：在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件未明确描述“执行单元输入”这一具体数据流路径接口。图1示意性地显示了SIMD处理逻辑18，但未详细说明其输入端。 | 对比文件虽然公开了执行单元处理数据，但未明确公开或隐含“在至少一个执行单元输入上”接收数据这一具体架构细节。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该具体接口特征。 |
| **技术特征Q**：对所述输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径中在至少一个执行单元输出上提供所述结果输出向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件未明确描述“执行单元输出”或“在输出数据流路径中提供结果输出向量数据样本集”这一具体数据流路径接口。 | 对比文件虽然公开了执行单元产生结果，但未明确描述结果是通过“至少一个执行单元输出”提供到“输出数据流路径”中这一具体路径架构。目标专利强调输出数据流路径是连接执行单元和向量数据文件的特定路径。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该具体接口特征。 |
| **技术特征R**：所述至少一个重排序电路系统被进一步配置成：在所述至少一个输出数据流路径中在至少一个重排序电路系统输入上从所述至少一个执行单元接收所述结果输出向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件未明确描述“重排序电路系统输入”或“从执行单元接收结果输出向量数据样本集”这一具体数据流路径接口。图23显示重排序逻辑24从多路复用器350、355接收数据，而这些数据可能来自加载FIFO或寄存器文件。 | 结合技术特征I的论述，对比文件的重排序逻辑24并非直接从执行单元接收结果输出向量数据样本集。同时，对比文件也未明确公开“在至少一个重排序电路系统输入上”这一具体接口。因此，该技术特征未被公开。 |
| **技术特征S**：在所述至少一个输出数据流路径中在至少一个重排序电路系统输出上提供所述经重排序的结果输出向量数据样本集。<br>**公开性判断**：《未公开》 | 对比文件未明确描述“重排序电路系统输出”这一具体数据流路径接口。图23显示通过输出多路复用器385提供数据。 | 对比文件未明确公开或隐含“在至少一个重排序电路系统输出上”提供数据这一具体架构细节。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该具体接口特征。 |
| **技术特征T**：其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻；在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。<br>**公开性判断**：《直接公开》 | 说明书第[0060]段及图23：“The data stored in the input registers is then read through the crossbar multiplexer 375 into the register cache 380, crossbar control register 370 providing drive signals to the crossbar multiplexer to direct individual bytes of data received from the input registers to desired byte locations within the register cache.” | 对比文件公开的重排序逻辑24包括交叉开关多路复用器375。该多路复用器可以被配置为从输入寄存器（其中存储了数据样本集）接收不同的字节（即数据样本），并根据控制信号将它们路由到寄存器缓存380中的所需字节位置。这相当于多个输出向量数据样本选择器（交叉开关的各个选择单元），每个能够从数据样本集中接收非毗邻的数据样本（字节），并在它们之间进行选择以将数据提供到输出路径（至寄存器缓存）。因此，该技术特征被直接公开。 |
| **技术特征U**：其特征在于，所述至少一个重排序电路系统是能配置的以便基于可编程重排序数据路径配置输入被重新配置成选择性地对所述结果输出向量数据样本集进行重排序。<br>**公开性判断**：《隐含公开》 | 说明书第[0060]段：“The values in control register 370 are derived by the instruction decoder.”， 图23示出了控制寄存器370向交叉开关多路复用器375提供驱动信号。 | 对比文件公开了重排序逻辑24的操作由控制寄存器370控制，而控制寄存器370的值来源于指令解码器。这意味着重排序逻辑的功能（即如何重排序数据）可以根据不同的指令进行配置和重新配置。这隐含了重排序电路系统能够基于可编程的配置输入（来自指令解码器的控制信号）被重新配置以选择性地对数据进行重排序。因此，该技术特征被隐含公开。 |
| **技术特征V**：其特征在于，所述至少一个重排序电路系统被进一步配置成基于所述可编程重排序数据路径配置输入被重新配置成在要由所述至少一个执行单元执行的所述VPE的每个时钟循环上选择性地对所述结果输出向量数据样本集进行重排序。<br>**公开性判断**：《直接公开》 | 说明书第[0079]段：“The reordering logic 24 is largely autonomous from the rest of the SIMD processing logic 18, but is given instructions in program order in the same fashion as other functional units within the integrated circuit.” | 对比文件明确指出重排序逻辑24按程序顺序接收指令，与其他功能单元相同。在处理器中，指令的执行通常与时钟循环同步。这意味着重排序逻辑可以根据每个时钟循环接收到的不同指令（携带不同的配置信息）来重新配置其操作，从而在每个时钟循环上选择性地执行不同的重排序操作。因此，该技术特征被直接公开。 |
| **技术特征W**：其特征在于，所述至少一个抽头延迟线包括：影子抽头延迟线，其被配置成：在所述至少一个输入数据流路径中将来自所述至少一个向量数据文件的所述输入向量数据样本集接收到多个影子流水线寄存器中<br>**公开性判断**：《未公开》 | 对比文件全文中未提及任何与“影子抽头延迟线”、“影子流水线寄存器”功能或结构相似的技术内容。 | 对比文件完全没有公开或隐含任何形式的影子抽头延迟线结构。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。 |
| **技术特征X**：针对每个处理级，将所述多个影子流水线寄存器中的所述输入向量数据样本集移位所述向量数据样本宽度以进入主抽头延迟线，从而提供所述经移位的输入向量数据样本集<br>**公开性判断**：《未公开》 | 对比文件全文中未提及任何与“影子抽头延迟线”、“主抽头延迟线”或在处理级间移位数据样本至主延迟线的功能。 | 由于技术特征W（影子抽头延迟线）未被公开，依赖于其的技术特征X也未被公开。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。 |
| **技术特征Y**：所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集。<br>**公开性判断**：《未公开》 | 对比文件全文中未提及任何与“主抽头延迟线”功能或结构相似的技术内容。 | 对比文件完全没有公开或隐含任何形式的主抽头延迟线结构，及其在多个处理级中提供经移位的输入向量数据样本集的功能。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。 |
| **技术特征Z**：其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻；在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。<br>**公开性判断**：《直接公开》 | 说明书第[0060]段及图23：“The data stored in the input registers is then read through the crossbar multiplexer 375 into the register cache 380, crossbar control register 370 providing drive signals to the crossbar multiplexer to direct individual bytes of data received from the input registers to desired byte locations within the register cache.” | 此特征描述与技术特征T完全相同。基于相同理由，该技术特征被直接公开。 |
<<<A>>><<<C>>><<<T>>><<<V>>><<<b>>><<<l>>><<<m>>><<<u>>>