对比文件名称：1996-11-27_EP0744686A_发明公开_EP0744686A1 Manipulation of data
目标专利名称：在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法 CN105765523B
本次调用的模型名称：专利创造性评估模型
特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用（段落标号/位置） | 公开性论述 |
| **技术特征A：包括：至少一个向量数据文件，所述至少一个向量数据文件被配置成：在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作** 《直接公开》 | 说明书[0018]：“...register file 12... The register file comprises a set of registers each having a predetermined bit capacity...”；[0026]：“The instruction's source values are provided on Source 1 and Source 2 busses 52,54...”。 | 对比文件公开了寄存器文件12，其由一组具有预定比特容量的寄存器组成（每个寄存器相当于一个向量数据文件）。这些寄存器能够提供源操作数值到总线52、54上（相当于在输入数据流路径中提供数据）。根据说明书[0003]，操作数（即数据字符串）由多个对象（子字符串）组成，因此从寄存器取回的操作数即可视为“输入向量数据样本集”。该数据用于后续指令（包括算术和重构指令）的执行，即用于向量处理操作。因此，该技术特征被直接公开。 |
| **技术特征B：从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储** 《直接公开》 | 说明书[0019]：“...normally provide a result Res on a result bus 56. This is normally stored in the selected result register Dest in the register file 12.”；[0040]：“There are three kinds of restructuring operations executed by the twist and zip unit 74... Shuffle (zip)... Sort (unzip)... Transpose (flip)”。 | 对比文件公开了结果总线56，执行单元（如打包算术单元、twist and zip单元）产生的结果通过该总线提供。该结果被存储到寄存器文件12中选定的目标寄存器。重构指令（zip, unzip, flip）的执行会产生“经重排序的结果输出向量数据样本集”（即重构后的数据字符串）。该结果通过总线（相当于输出数据流路径）被写回寄存器文件（即向量数据文件）存储。因此，该技术特征被直接公开。 |
| **技术特征C：在所述至少一个输入数据流路径中提供的至少一个执行单元** 《直接公开》 | 说明书[0018]：“The processor has three execution units including a conventional arithmetic unit 2 and a memory access unit 4. In addition there is a packed arithmetic unit 6.”；[0020]：“The correct execution unit is enabled by providing the appropriate values for Pack Ops, Mem Ops and ALU Ops signals from the control unit 16...”。 | 对比文件明确公开了多个执行单元（如算术单元2、存储器访问单元4、打包算术单元6）。这些执行单元从源总线52、54（输入数据流路径）接收操作数。因此，该技术特征被直接公开。 |
| **技术特征D：在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线** 《未公开》 | 未找到相关描述。 | 对比文件描述了寄存器文件、执行单元和数据总线之间的连接，但未提及在寄存器文件与执行单元之间的数据流路径中设置“抽头延迟线”。抽头延迟线是目标专利中用于在多个处理级期间对输入向量数据样本进行移位的专用电路，而对比文件中的数据处理主要通过执行单元执行指令完成，未描述这种用于移位样本的延迟线结构。因此，该技术特征未被对比文件公开。 |
| **技术特征E：所述至少一个抽头延迟线被配置成：从所述至少一个向量数据文件接收所述输入向量数据样本集** 《未公开》 | 未找到相关描述。 | 由于技术特征D（抽头延迟线）未被公开，其具体配置（从向量数据文件接收输入向量数据样本集）也未被公开。 |
| **技术特征F：针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级，在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度，以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集** 《未公开》 | 未找到相关描述。 | 对比文件未公开任何在“多个处理级”中对“输入向量数据样本集”进行“移位”以生成“经移位的输入向量数据样本集”的机制。目标专利的抽头延迟线和移位操作是针对如滤波器等多级向量处理的核心，而对比文件的重构指令（zip/unzip）是对数据对象进行一次性重新排列，不涉及在处理级间对同一数据集进行连续移位。因此，该技术特征未被公开。 |
| **技术特征G：所述至少一个执行单元被配置成：针对所述多个处理级中的每个处理级，在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集** 《未公开》 | 未找到相关描述。 | 该特征依赖于技术特征F（提供经移位的输入向量数据样本集）。由于对比文件未公开在多个处理级中提供经移位样本集的机制，因此也未公开执行单元针对每个处理级接收这种经移位样本集的操作模式。 |
| **技术特征H：针对所述多个处理级中的每个处理级，对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集** 《未公开》 | 未找到相关描述。 | 该特征描述了基于经移位输入样本集的迭代向量处理。对比文件中的执行单元（如打包算术单元）执行指令（例如一次加法、乘法或重构），但未描述针对“多个处理级”对连续“经移位的输入向量数据样本集”执行同一向量处理操作以逐步生成结果输出数据样本集的流程。因此，该技术特征未被公开。 |
| **技术特征I：至少一个重排序电路系统，所述至少一个重排序电路系统被配置成：在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集** 《隐含公开》 | 说明书[0040]：“There are three kinds of restructuring operations executed by the twist and zip unit 74... Shuffle (zip)... Sort (unzip)... Transpose (flip)”。图9-13显示了twist and zip单元的具体电路实现。 | 对比文件明确公开了“twist and zip unit 74”，其执行数据重构操作（zip, unzip, flip），这相当于一种“重排序电路系统”。该单元接收源操作数并产生重排序后的结果。虽然未明确文字描述该单元在“输出数据流路径上接收结果输出向量数据样本集”，但根据图2及整体架构，执行单元（如打包算术单元80）产生的结果可通过内部路径提供给其他单元（如twist and zip unit 74）进行进一步处理，或者重构指令本身的操作数即来自寄存器文件（可能为先前操作的结果）。本领域技术人员结合其功能可以理解，该重排序电路系统需要接收待处理的数据（即可视为结果输出向量数据样本集）才能进行重排序。因此，该技术特征被隐含公开。 |
| **技术特征J：将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集，而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中** 《隐含公开》 | 说明书[0040]：“...restructuring operations executed by the twist and zip unit 74.”；[0041]：“Any one of these operations can alternatively be constructed from suitable combinations of the other two operations.”；图9-13显示了重排序操作的数据流。 | 对比文件的“twist and zip unit 74”被配置成执行重排序操作（如unzip），其输入是源操作数（来自寄存器），输出是重排序后的结果并写回寄存器。虽然该过程涉及从寄存器读取和写入寄存器，但重排序操作本身是在该单元内完成的，即数据在被写入目标寄存器（向量数据文件）之前被重排序。目标专利强调“无需存储”是指避免先存储再取回进行后处理。对比文件的重构指令作为一条指令执行，其内部数据通路完成了重排序，本领域技术人员可以理解，在指令执行周期内，中间数据可能经过内部锁存或缓冲，但并未要求将待重排序的完整结果集先写回主寄存器文件再进行取回和重排序，这符合“进行中”处理的概念。因此，该技术特征被隐含公开。 |
| **技术特征K：在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集** 《直接公开》 | 说明书[0019]：“...normally provide a result Res on a result bus 56.”；图9-13中twist and zip单元的输出连接到结果总线。 | 对比文件明确公开了执行单元（包括twist and zip unit 74）在结果总线56上提供结果。对于重构指令，该结果就是“经重排序的结果输出向量数据样本集”。因此，该技术特征被直接公开。 |
| **技术特征L：其特征在于，所述至少一个向量数据文件被配置成：在所述至少一个输入数据流路径中提供具有所述至少一个向量数据文件的宽度的所述输入向量数据样本集以用于所述向量处理操作** 《直接公开》 | 说明书[0018]：“...register file 12... each having a predetermined bit capacity addressable by a single address”；[0025]：“For this computer, assume a natural word length of 64 bits. That is, each register in the register file has a predetermined capacity of 64 bits.” | 对比文件公开了寄存器文件中的每个寄存器具有预定的比特容量（如64位），并且通过单一地址访问整个寄存器。当从寄存器提供数据时，提供的是整个寄存器的内容，即具有寄存器全宽度的数据字符串。该数据字符串作为操作数用于指令执行（向量处理操作）。因此，该技术特征被直接公开。 |
| **技术特征M：从所述至少一个输出数据流路径接收具有所述至少一个向量数据文件的宽度的所述经重排序的结果输出向量数据样本集以便被存储** 《直接公开》 | 说明书[0019]：“...store the result into another register”；[0025]：“each register in the register file has a predetermined capacity of 64 bits.” | 对比文件公开了将结果存储到寄存器文件中。由于每个寄存器的容量是固定的（如64位），存储的结果必须具有与该寄存器相同的宽度（即全宽度）。对于重构指令，该结果就是“经重排序的结果输出向量数据样本集”。因此，该技术特征被直接公开。 |
| **技术特征N：其特征在于：所述至少一个向量数据文件被进一步配置成：在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集** 《直接公开》 | 说明书[0018]：“The register file 12...”；[0026]：“The instruction's source values are provided on Source 1 and Source 2 busses 52,54 by the appropriate settings of the S1 Reg and S2 Reg signals at inputs E1,E2.” | 对比文件的寄存器文件12在控制信号作用下，将源操作数值提供到源总线52、54上。这些总线即为“输入数据流路径”，而寄存器文件的输出端口即构成了“向量数据文件输出”。因此，该技术特征被直接公开。 |
| **技术特征O：在所述至少一个输出数据流路径中在至少一个向量数据文件输入上接收所述经重排序的结果输出向量数据样本集** 《直接公开》 | 说明书[0019]：“This is normally stored in the selected result register Dest in the register file 12.”；结果通过结果总线56提供。 | 对比文件的结果通过结果总线56（输出数据流路径）被写入选定的目标寄存器。寄存器文件具有接收该结果数据的输入端口，即“向量数据文件输入”。因此，该技术特征被直接公开。 |
| **技术特征P：所述至少一个执行单元被进一步配置成：在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集** 《直接公开》 | 说明书[0026]：“The enabled unit will normally provide a result Res on a result bus 56.”；图2显示打包算术单元6从源总线52、54接收输入。 | 对比文件的执行单元（如图2中的打包算术单元6）从源总线52、54（输入数据流路径）接收源操作数。这些总线连接到执行单元的输入端口，即“执行单元输入”。因此，该技术特征被直接公开。 |
| **技术特征Q：对所述输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径中在至少一个执行单元输出上提供所述结果输出向量数据样本集** 《直接公开》 | 说明书[0026]：“The enabled unit will normally provide a result Res on a result bus 56.”；图2显示打包算术单元6输出结果到结果总线56。 | 对比文件的执行单元（如打包算术单元6）对接收到的源操作数（输入向量数据样本集）执行操作（如算术或重构），并将结果输出到结果总线56（输出数据流路径）。执行单元的输出端口即构成了“执行单元输出”。因此，该技术特征被直接公开。 |
| **技术特征R：所述至少一个重排序电路系统被进一步配置成：在所述至少一个输出数据流路径中在至少一个重排序电路系统输入上从所述至少一个执行单元接收所述结果输出向量数据样本集** 《隐含公开》 | 说明书[0040]：“There are three kinds of restructuring operations executed by the twist and zip unit 74...”；图2显示twist and zip unit 74作为打包算术单元6的一部分，接收源操作数。 | 对比文件的“twist and zip unit 74”是执行重构操作的电路系统。它需要接收待处理的数据。根据图2和整体指令流，该单元可以从源总线（来自寄存器文件，可能包含先前执行单元的结果）接收数据。本领域技术人员可以理解，为了实现重排序功能，该电路系统必然具有输入端口以接收数据，并且这些数据可以来自其他执行单元或作为指令的直接操作数（其本身可能是之前操作的结果）。因此，该技术特征被隐含公开。 |
| **技术特征S：在所述至少一个输出数据流路径中在至少一个重排序电路系统输出上提供所述经重排序的结果输出向量数据样本集** 《隐含公开》 | 说明书[0040]：“...restructuring operations executed by the twist and zip unit 74.”；图2显示twist and zip unit 74是打包算术单元6的一部分，其结果输出到结果总线。 | 对比文件的“twist and zip unit 74”执行重排序操作后，必然要输出重排序后的结果。根据图2，该单元是打包算术单元6的一部分，其结果通过结果总线56输出。因此，该重排序电路系统具有输出端口以提供“经重排序的结果输出向量数据样本集”。该特征被隐含公开。 |
| **技术特征T：其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻；在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集** 《直接公开》 | 说明书图9、10、11、12、13；[0048]：“Some of the logic paths are shared in Figure 9, thus requiring only ten 8 bit multiplexors.”；[0050]描述图10中的changeover switches；[0053]描述图11中的multiplexors。 | 对比文件在描述实现zip、unzip、flip操作的twist and zip单元时，详细展示了其内部电路，其中包含多个多路复用器（multiplexors）或转换开关（changeover switches），例如图9中的多路复用器134-154，图10中的开关180-190，图11中的多路复用器212-224等。这些多路复用器从源操作数（即结果输出向量数据样本集）的不同位置（例如不相邻的子字符串）接收输入，并根据控制信号选择其中一个输入连接到输出，从而形成重排序后的数据字符串。这完全符合“输出向量数据样本选择器”的功能定义。因此，该技术特征被直接公开。 |
| **技术特征U：在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集** 《直接公开》 | 同上，图9-13及对应描述。 | 如技术特征T所述，对比文件中用于实现重排序操作的多路复用器，其核心功能就是在多个输入（来自数据样本集的不同部分，包括不相邻的部分）之间进行选择，并将选中的输出连接到结果数据路径中，从而构成重排序后的数据样本集。因此，该技术特征被直接公开。 |
| **技术特征V：其特征在于，所述至少一个重排序电路系统是能配置的以便基于可编程重排序数据路径配置输入被重新配置成选择性地对所述结果输出向量数据样本集进行重排序** 《直接公开》 | 说明书[0043]：“The instruction names consist of a transform type (zip, unzip, flip), followed by the number of vectors...”；[0048]：“A type unit 162 receives opcode on line 160... The type unit 162 defines the instruction to be executed...”；图9-13中的type unit控制多路复用器。 | 对比文件的重排序电路系统（twist and zip unit）执行何种具体的重排序操作（如zip4n2v1p, unzip2n4v1p等）是由指令操作码（opcode）控制的。操作码通过“type unit”（如162、192、226、268、306）解码产生不同的控制信号（如zip2n2v2p, unzip2n4v1p等），这些信号控制内部多路复用器的选择路径，从而实现对同一硬件电路的不同配置，以执行不同的重排序操作。这相当于基于可编程的配置输入（操作码）来重新配置重排序电路系统。因此，该技术特征被直接公开。 |
| **技术特征W：其特征在于，所述至少一个重排序电路系统被进一步配置成基于所述可编程重排序数据路径配置输入在要由所述至少一个执行单元执行的所述VPE的每个时钟循环上选择性地对所述结果输出向量数据样本集进行重排序** 《直接公开》 | 说明书[0026]：“The correct execution unit is enabled by providing the appropriate values for Pack Ops, Mem Ops and ALU Ops signals from the control unit 16 in accordance with the Opcode on line 51.”；指令按时钟周期执行。 | 对比文件的处理器按指令周期（每个时钟循环可执行一条指令）工作。控制单元16根据当前指令寄存器10中的操作码（Opcode）产生控制信号，使能相应的执行单元并配置其操作。对于重排序指令，在每个执行该指令的时钟循环，操作码决定了twist and zip unit将执行何种重排序操作。因此，重排序电路系统在每个时钟循环（当执行重排序指令时）基于操作码（可编程重排序数据路径配置输入）被配置并执行选择性的重排序。因此，该技术特征被直接公开。 |
| **技术特征X：其特征在于，所述至少一个抽头延迟线包括：影子抽头延迟线，其被配置成：在所述至少一个输入数据流路径中将来自所述至少一个向量数据文件的所述输入向量数据样本集接收到多个影子流水线寄存器中** 《未公开》 | 未找到相关描述。 | 对比文件未公开任何“抽头延迟线”，因此其包含“影子抽头延迟线”及相关的“影子流水线寄存器”的技术特征也未被公开。 |
| **技术特征Y：针对每个处理级，将所述多个影子流水线寄存器中的所述输入向量数据样本集移位所述向量数据样本宽度以进入主抽头延迟线，从而提供所述经移位的输入向量数据样本集** 《未公开》 | 未找到相关描述。 | 该特征涉及影子抽头延迟线和主抽头延迟线之间的移位操作。由于对比文件未公开任何抽头延迟线结构，该特征也未被公开。 |
| **技术特征Z：所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集** 《未公开》 | 未找到相关描述。 | 该特征涉及主抽头延迟线的功能。由于对比文件未公开任何抽头延迟线结构，该特征也未被公开。 |
<<<A>>><<<B>>><<<C>>><<<K>>><<<L>>><<<M>>><<<N>>><<<O>>><<<P>>><<<Q>>><<<T>>><<<U>>><<<V>>><<<W>>><<<i>>><<<j>>><<<r>>><<<s>>>