**对比文件名称**：2008-06-25_CN101208658A_发明公开_CN101208658A 数据访问和置换单元
**目标专利名称**：在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法 CN105765523B
**本次调用模型名称**：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A《直接公开》**<br>包括：至少一个向量数据文件，所述至少一个向量数据文件被配置成：在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作。 | 说明书第15页第2段：“指令译码单元1503从指令中得到将要供该指令的操作使用的至少一个运算对象的地址；并且该地址被用来1508从寄存器文件1504得到相应的数据。”<br>图16：数据寄存器文件1638通过深度寄存器访问单元1646A、1646B向SIMD执行通路1626-1629提供数据。 | 在目标专利中，向量数据文件用于在输入数据流路径中提供经取回的输入向量数据样本集，作为向量处理操作的源数据。在对比文件中，寄存器文件（1504/1638）响应指令访问，并通过深度寄存器访问单元（1646A/B）将数据提供到执行通路（1626-1629），构成了输入数据流路径。两者作用相同，都是为后续的向量处理操作提供数据源。因此，本领域技术人员能毫无疑义地得出对比文件公开了该技术特征。 |
| **技术特征B《直接公开》**<br>从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储。 | 说明书第15页第3段：“按通路方式的结果Z0-Z3共同形成单个64比特结果向量，它经由写通道1641被返回而写入到寄存器文件1638”。<br>图16：执行通路1626-1629的输出Z0-Z3通过写通道1641写回数据寄存器文件1638。 | 在目标专利中，向量数据文件从输出数据流路径接收经重排序的结果输出向量数据样本集以便存储。在对比文件中，SIMD执行通路（1626-1629）的处理结果（Z0-Z3）通过写通道1641写回寄存器文件1638。虽然对比文件中未明确该结果是“经重排序的”，但其架构明确公开了执行单元的结果被存储回寄存器文件。该特征的核心“接收结果以便存储”已被直接公开。两者作用相同，都是存储处理结果。 |
| **技术特征C《直接公开》**<br>在所述至少一个输入数据流路径中提供的至少一个执行单元。 | 说明书第15页第2-3段：“指令译码单元1503还从指令中得到一个执行操作码，它可被用来1509确定由SIMD执行单元1506对经由置换单元1505提供的向量运算对象的每个元素所执行的运算的性质。”<br>图16：SIMD执行通路1626-1629。 | 在目标专利中，执行单元在输入数据流路径中，用于执行向量处理操作。在对比文件中，SIMD执行单元（1506）或执行通路（1626-1629）明确被设置在数据流路径中（在置换单元之后），用于对提供的向量运算对象执行运算。两者作用相同，都是执行向量处理操作的计算单元。因此被直接公开。 |
| **技术特征D《隐含公开》**<br>在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线。 | 说明书第14页第1段：“图16显示按照本发明的实施例的其中可以使用成行的置换的、相应于图15上的寄存器文件1504、置换单元1505、和执行单元1506的组合的处理器数据通道1610的框图。”<br>图16：数据寄存器文件1638、深度寄存器访问单元1646A/B、SIMD执行通路1626-1629依次串联。 | 在目标专利中，抽头延迟线位于向量数据文件与执行单元之间的输入数据流路径中，用于在多个处理级期间对输入向量数据样本集进行移位。对比文件中，“深度寄存器访问单元”（1646A/B，即置换单元）位于寄存器文件（1638）与执行通路（1626-1629）之间的数据流路径中，并被配置为可对从寄存器文件读出的数据执行置换（如滚动）操作。虽然“抽头延迟线”是具体名称，但其核心功能——在数据流路径中对输入数据进行移位/重排以便后续处理——与对比文件的“置换单元”在数据流路径中的位置和作用（在数据到达执行单元前对其进行重排）实质相同。本领域技术人员通过阅读对比文件，完全有可能合理推断出在输入数据路径中提供具有移位/重排功能的电路。因此，该技术特征被对比文件隐含公开。 |
| **技术特征E《直接公开》**<br>所述至少一个抽头延迟线被配置成：从所述至少一个向量数据文件接收所述输入向量数据样本集。 | 说明书第15页第2段：“指令译码单元1503从指令中得到将要供该指令的操作使用的至少一个运算对象的地址；并且该地址被用来1508从寄存器文件1504得到相应的数据。”结合图16，数据从寄存器文件1638流向深度寄存器访问单元1646A/B。 | 在目标专利中，抽头延迟线从向量数据文件接收输入向量数据样本集。在对比文件中，深度寄存器访问单元（1646A/B）从寄存器文件（1638）接收数据运算对象。两者作用相同，都是数据流路径中处理环节接收源数据。因此被直接公开。 |
| **技术特征F《隐含公开》**<br>针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级，在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度，以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集。 | 说明书第5页第3段：“例如，第一种类型的置换运算允许滚动运算，以便从两个64比特源数值形成单个64比特结果，该64比特结果相应于向左滚动整数个16比特半字段的源数值。”<br>表1及图3A-3C：展示了Roll1Half, Roll2Half, Roll3Half等滚动置换操作，这些操作将两个源寄存器的数据级联后向左滚动1、2或3个16比特字段（即样本宽度），形成新的结果。 | 在目标专利中，抽头延迟线在每个处理级将输入向量数据样本集移位一个样本宽度，以提供经移位的输入向量数据样本集。对比文件公开了“滚动”置换操作，该操作从两个源寄存器中提取数据，通过向左滚动指定数量的数据字段（如16比特半字）来形成一个新的向量。这本质上是一种数据移位操作，且移位的单位是“向量数据样本宽度”（16比特）。虽然对比文件未明确描述该滚动操作在“多个处理级”中连续进行，但本领域技术人员可以理解，通过连续发布多个包含不同滚动偏移量的指令，即可实现对输入数据样本集在多个处理级（对应多个指令周期）中的连续移位，从而在每个处理级提供经移位的输入向量数据样本集。因此，该技术特征被对比文件隐含公开。 |
| **技术特征G《隐含公开》**<br>所述至少一个执行单元被配置成：针对所述多个处理级中的每个处理级，在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集。 | 说明书第14页第2段：“在本例中，图16的实施例的处理器数据通道1610被形成流水线...”。结合图16，深度寄存器访问单元1646A/B的输出（置换后的运算对象1639, 1640）被提供给SIMD执行通路1626-1629。 | 在目标专利中，执行单元在每个处理级接收来自抽头延迟线的经移位的输入向量数据样本集。在对比文件中，执行通路（1626-1629）在每个指令周期接收来自深度寄存器访问单元（1646A/B）的置换后（例如滚动后）的运算对象。如果将每个指令周期视为一个“处理级”，那么执行单元在每个处理级接收经移位/置换的数据。本领域技术人员根据对比文件公开的流水线结构和操作流程，可以合理推断出这一配置。因此，该技术特征被隐含公开。 |
| **技术特征H《直接公开》**<br>针对所述多个处理级中的每个处理级，对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集。 | 说明书第15页第2-3段：“指令译码单元1503还从指令中得到一个执行操作码，它可被用来1509确定由SIMD执行单元1506对经由置换单元1505提供的向量运算对象的每个元素所执行的运算的性质。”<br>图16：SIMD执行通路1626-1629对输入的运算对象执行运算，产生输出Z0-Z3。 | 在目标专利中，执行单元对接收到的经移位的输入数据执行向量处理操作，并在输出数据流路径上提供结果输出向量数据样本集。在对比文件中，SIMD执行单元（1506/1626-1629）对经由置换单元提供的向量运算对象执行由指令规定的运算（如算术运算），并产生结果向量（Z0-Z3），该结果向量即构成输出数据流路径上的结果输出向量数据样本集。两者作用完全相同。因此被直接公开。 |
| **技术特征I《未公开》**<br>至少一个重排序电路系统，所述至少一个重排序电路系统被配置成：在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集。 | 无对应内容。 | 在目标专利中，重排序电路系统是一个独立的电路模块，专门位于执行单元与向量数据文件之间的输出数据流路径中，用于对执行单元产生的结果输出向量数据样本集进行重排序。对比文件虽然公开了在执行单元输出后有写回通道和旁路路径，但并未描述在执行单元的输出路径上存在一个专门用于对结果数据进行重排序的电路系统。对比文件中的“置换单元”（深度寄存器访问单元）位于输入数据路径，作用于输入运算对象，而非输出结果。因此，对比文件没有公开此技术特征。 |
| **技术特征J《未公开》**<br>将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集，而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中。 | 无对应内容。 | 这是目标专利的核心发明点之一，即“进行中”重排序：在结果数据被存储到向量数据文件之前，就在输出数据流路径中完成重排序，从而避免中间存储步骤带来的延迟。对比文件未描述任何在输出数据流路径中对结果数据进行重排序的电路或操作。其置换操作发生在数据被读出后、执行运算前。因此，该技术特征未被对比文件公开。 |
| **技术特征K《未公开》**<br>在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集。 | 无对应内容。 | 该特征与技术特征J紧密相关，描述了重排序电路系统的输出功能。由于对比文件未公开位于输出数据流路径的重排序电路系统及其重排序操作，因此自然也未能公开其在输出数据流路径上提供经重排序的结果输出向量数据样本集。 |
| **技术特征L《直接公开》**<br>其特征在于，所述至少一个向量数据文件被配置成：在所述至少一个输入数据流路径中提供具有所述至少一个向量数据文件的宽度的所述输入向量数据样本集以用于所述向量处理操作。 | 说明书多处提及64比特寄存器及其中包含的4个16比特元素。例如，第5页第3段：“例如，第一种类型的置换运算允许滚动运算，以便从两个64比特源数值形成单个64比特结果”。图16中寄存器文件1638存储64比特向量，深度寄存器访问单元输出64比特运算对象。 | 在目标专利中，该特征强调输入数据样本集占满向量数据文件的宽度（即一次取回整个宽度的数据）。在对比文件中，寄存器文件（如64比特宽）被访问，读出的数据（如一个64比特寄存器值或两个级联的64比特值）构成了具有寄存器宽度的输入数据样本集，并被提供给后续处理单元。这属于本领域的常规操作，被对比文件直接公开。 |
| **技术特征M《直接公开》**<br>从所述至少一个输出数据流路径接收具有所述至少一个向量数据文件的宽度的所述经重排序的结果输出向量数据样本集以便被存储。 | 说明书第15页第3段：“按通路方式的结果Z0-Z3共同形成单个64比特结果向量，它经由写通道1641被返回而写入到寄存器文件1638”。 | 在目标专利中，该特征强调存储回向量数据文件的数据样本集具有其宽度。在对比文件中，执行通路产生的64比特结果向量（Z0-Z3）通过写通道1641写回64比特宽的寄存器文件1638。虽然结果不一定是“经重排序的”，但“接收具有文件宽度的结果样本集以便存储”这一操作已被直接公开。 |
| **技术特征N《未公开》**<br>所述至少一个向量数据文件被进一步配置成：在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集。 | 无明确对应描述。 | 该特征是对向量数据文件输出端口的进一步限定。虽然对比文件的寄存器文件必然有数据输出端口以连接至后续电路（如图16中连接至深度寄存器访问单元），但说明书中并未明确描述或强调“向量数据文件输出”这一具体的端口概念。这属于对已有组件接口的细化描述，但并未被对比文件文字明确记载。从直接公开的角度，无法毫无疑义地得出。 |
| **技术特征O《未公开》**<br>在所述至少一个输出数据流路径中在至少一个向量数据文件输入上接收所述经重排序的结果输出向量数据样本集。 | 无明确对应描述。 | 同上，该特征是对向量数据文件输入端口的进一步限定。对比文件描述了结果写回寄存器文件，但未明确描述“向量数据文件输入”这一具体的接收端口。因此，未被直接公开。 |
| **技术特征P《未公开》**<br>所述至少一个执行单元被进一步配置成：在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集。 | 无明确对应描述。 | 该特征是对执行单元输入端口的进一步限定。虽然对比文件的执行通路必然有数据输入端口以接收来自置换单元的数据（如图16），但说明书中并未明确描述或强调“执行单元输入”这一具体的端口概念。因此，未被直接公开。 |
| **技术特征Q《未公开》**<br>对所述输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径中在至少一个执行单元输出上提供所述结果输出向量数据样本集。 | 无明确对应描述。 | 该特征是对执行单元输出端口的进一步限定。虽然对比文件的执行通路必然有数据输出端口以输出结果（Z0-Z3），但说明书中并未明确描述或强调“执行单元输出”这一具体的端口概念。因此，未被直接公开。 |
| **技术特征R《未公开》**<br>所述至少一个重排序电路系统被进一步配置成：在所述至少一个输出数据流路径中在至少一个重排序电路系统输入上从所述至少一个执行单元接收所述结果输出向量数据样本集。 | 无对应内容。 | 该特征依赖于重排序电路系统的存在。由于对比文件未公开位于输出数据流路径的重排序电路系统，因此其输入端口自然也未被公开。 |
| **技术特征S《未公开》**<br>在所述至少一个输出数据流路径中在至少一个重排序电路系统输出上提供所述经重排序的结果输出向量数据样本集。 | 无对应内容。 | 同上，该特征依赖于重排序电路系统的存在及其输出功能，未被对比文件公开。 |
| **技术特征T《隐含公开》**<br>其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻；在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。 | 说明书第17页第1段及图17、18：“运算对象纵横开关级1783，1884，后者分别具有64或32根交叉线。”<br>图19：表展示了通过控制纵横开关（Xbar）的控制输入（Xbar0_ctl等）可以实现滚动、分类等置换。这些置换操作需要从输入数据元素中选择特定的元素（可能来自非相邻位置）重新排列形成输出。 | 在目标专利中，重排序电路系统包含多个选择器，能够从非相邻的样本中选择数据以形成经重排序的输出。对比文件中，“纵横开关级”（1783, 1884）本质上是多路复用器网络（即多个选择器），能够根据控制信号，从多个输入数据通路（这些通路可能对应着寄存器中不同位置的元素）中选择所需的数据，并将它们路由到输出通路，从而实现置换（如分类、滚动）。例如，分类（SORT）操作需要将两个源寄存器中的奇偶元素分开并重新组合，这必然涉及从非相邻的源数据位置进行选择。虽然对比文件描述该纵横开关用于输入数据的置换，但其硬件结构和工作原理（多个选择器从可能非相邻的输入中选择数据以形成重排后的输出）与目标专利中重排序电路系统的选择器功能是相同的。本领域技术人员可以合理推断，同样的硬件结构若应用于输出数据路径，即可实现类似的重排序功能。因此，该技术特征被隐含公开。 |
| **技术特征U《隐含公开》**<br>（接特征T）在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。 | 同上。 | 该特征是对特征T中选择器功能的进一步描述。基于上述相同的理由，对比文件公开的纵横开关级能够根据控制信号在不同的输入数据之间进行选择，以形成置换后的输出。该功能被隐含公开。 |
| **技术特征V《隐含公开》**<br>其特征在于，所述至少一个重排序电路系统是能配置的以便基于可编程重排序数据路径配置输入被重新配置成选择性地对所述结果输出向量数据样本集进行重排序。 | 说明书第17页第1段：“附加的纵横控制输入端1787必须适当地设置，以便按照图19的表确定所使用的深度寄存器访问的类型。”<br>图19：表列出了不同的控制输入（Xbar0_ctl等）数值对应的不同置换类型（如滚动、分类）。说明书第18页第2段：“指令2001包括字段2002...字段2003，它包括规定要施加的置换的类型（例如，分类、滚动、广播等）的比特”。 | 在目标专利中，重排序电路系统可通过可编程输入进行配置，以选择是否及如何进行重排序。对比文件中，深度寄存器访问单元（置换单元）的纵横开关的控制输入（1787）可以根据指令中的置换运算码部分（字段2003）进行编程，从而选择执行不同类型的置换运算（如滚动、分类、广播或不置换）。这公开了通过可编程配置输入来选择性地启用和配置置换功能。虽然该配置是针对输入路径的置换，但其“可编程配置以选择性地执行重排操作”的核心思想，本领域技术人员可以毫无困难地应用于输出路径的重排序电路。因此，该技术特征被隐含公开。 |
| **技术特征W《隐含公开》**<br>其特征在于，所述至少一个重排序电路系统被进一步配置成基于所述可编程重排序数据路径配置输入被重新配置成在要由所述至少一个执行单元执行的所述VPE的每个时钟循环上选择性地对所述结果输出向量数据样本集进行重排序。 | 说明书第14页第2段：“在本例中，图16的实施例的处理器数据通道1610被形成流水线...”。结合指令格式（图20）及上述可编程配置，指令是每个时钟周期取指和执行的。 | 在目标专利中，重排序电路系统可以在每个时钟循环（即每个处理周期）被重新配置。对比文件公开了处理器采用流水线设计，指令逐周期执行。每个指令都可以包含不同的置换运算码（字段2003），从而在每个时钟循环对深度寄存器访问单元的配置进行更新。这隐含了置换功能可以按周期重新配置。同理，这种按周期可重新配置的能力可以合理延伸到输出路径的重排序电路。因此，该技术特征被隐含公开。 |
| **技术特征X《未公开》**<br>其特征在于：所述至少一个抽头延迟线包括：影子抽头延迟线，其被配置成：在所述至少一个输入数据流路径中将来自所述至少一个向量数据文件的所述输入向量数据样本集接收到多个影子流水线寄存器中。 | 无对应内容。 | 该特征描述了抽头延迟线的一种具体实现结构，即包含独立的“影子抽头延迟线”和多个“影子流水线寄存器”。对比文件仅公开了深度寄存器访问单元及其内部的置换逻辑（如纵横开关），但并未描述这种具有主/影子结构、由多个流水线寄存器组成的抽头延迟线硬件。因此，该具体结构特征未被公开。 |
| **技术特征Y《未公开》**<br>针对每个处理级，将所述多个影子流水线寄存器中的所述输入向量数据样本集移位所述向量数据样本宽度以进入主抽头延迟线，从而提供所述经移位的输入向量数据样本集。 | 无对应内容。 | 该特征描述了影子抽头延迟线与主抽头延迟线之间特定的数据移位交互方式。对比文件未公开上述影子/主抽头延迟线结构，因此这种结构间的具体移位操作也未被公开。 |
| **技术特征Z《未公开》**<br>所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集。 | 无对应内容。 | 该特征依赖于“主抽头延迟线”这一具体结构。对比文件未公开具有“主抽头延迟线”这一命名的结构，也未公开其在该特征中描述的特定功能（从影子延迟线接收移位数据并在每个处理级提供）。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<C>>><<<E>>><<<H>>><<<L>>><<<M>>>
<<<d>>><<<f>>><<<g>>><<<t>>><<<u>>><<<v>>><<<w>>>