对比文件名称：2009-07-15_CN101482811A_发明公开_CN101482811A 用于增强的计算能力的处理器体系结构
目标专利名称：319在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法CN105765523B
本次调用模型名称：DeepSeek
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 特征A：包括：至少一个向量数据文件，所述至少一个向量数据文件被配置成：在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作 《直接公开》 | 说明书第[0087]段：“寄存器堆76与存储器78和80以及流单元72相交互，以获得用于数字信号计算的指定数据以及将结果提供给指定目的地。” 说明书第[0092]段：“考虑通过SH R6＝＝[J3+＝1]给出的流移位操作的示例，该示例实现了每个段中三个周期的延迟。...在第一段(计算引擎50)中，输入流来自FMD总线94上的存储器。” | 对比文件公开了计算引擎（相当于目标专利的向量数据通道）包括存储器（如78, 80，相当于向量数据文件）和寄存器堆76，并且流加载操作（如SH R6==[J3+=1]）从存储器中加载数据（相当于提供经取回的输入向量数据样本集）到流单元或寄存器堆，以供后续计算（相当于用于向量处理操作）。其作用是为计算提供输入数据，与目标专利中向量数据文件提供输入数据的作用相同。因此，本领域技术人员能毫无疑义地得出该技术方案。 |
| 特征B：从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储 《隐含公开》 | 说明书第[0103]段：“最后一个段(计算引擎57)的输出被存储在FMD总线94上的存储器中。” 说明书第[0098]段：“流存储操作跨所有段地对寄存器Rm执行操作OP(典型地是累加)，并将结果存储到存储器位置Jm处。” | 对比文件公开了流存储操作（如[Jm]==+R5:4）将跨段累加的结果存储到存储器中。虽然对比文件存储的是累加结果（一种特定的合并操作），而目标专利存储的是“经重排序的”结果，但“存储结果输出数据”这一基本功能是相同的。本领域技术人员可以从“将结果存储到存储器”这一公开内容，合理推断出存储器需要接收来自输出数据流路径的结果数据样本集以便存储。因此，该特征被隐含公开。 |
| 特征C：在所述至少一个输入数据流路径中提供的至少一个执行单元 《直接公开》 | 说明书第[0087]段：“计算块74可以包括乘法器90、算术逻辑单元(ALU)92和MAC(乘法累加器)加法器96(图12)。计算块74与寄存器堆76相交互，以便响应于指令管道70中的指令而执行数字信号计算。” | 对比文件公开了每个计算引擎中的计算块74，其包括乘法器、ALU等，用于执行数字信号计算。这相当于目标专利中在数据流路径中提供的执行单元。其作用是执行计算操作，两者作用相同。因此，本领域技术人员能毫无疑义地得出该技术方案。 |
| 特征D：在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线， 《隐含公开》 | 说明书第[0092]段：“考虑通过SH R6＝＝[J3+＝1]给出的流移位操作的示例，该示例实现了每个段中三个周期的延迟。...该指令包括在每个计算引擎中的以下操作。首先，从寄存器堆76中将寄存器R6:4的内容读取到四位D寄存器100中的位置D2:0中。接着，将寄存器D0的内容移位出到流总线102上。然后，将寄存器D2:1的内容移位到寄存器D1:0中，并将输入流移位到寄存器D2中。” 图19：“带移位的逐行操作。图19的示例示出了可以如何利用逐行操作来实现FIR滤波器。数据行被存储在移位寄存器(DFLOW通路)中，以实现带抽头的延迟线。” | 对比文件详细描述了流加载操作中的移位操作，使用了D寄存器（如D3:0）作为移位寄存器，数据在流总线102上跨计算引擎（段）移位，这实现了类似抽头延迟线的功能，用于FIR滤波器等操作。该移位寄存器位于存储器（数据来源）与计算块（执行单元）之间的流路径上。虽然对比文件未明确使用“抽头延迟线”这一术语，但其描述的移位寄存器阵列在数据流路径中实现延迟和移位功能，本领域技术人员可以合理推断出其为一种抽头延迟线结构。因此，该特征被隐含公开。 |
| 特征E：所述至少一个抽头延迟线被配置成：从所述至少一个向量数据文件接收所述输入向量数据样本集 《隐含公开》 | 说明书第[0092]段：“在第一段(计算引擎50)中，输入流来自FMD总线94上的存储器。” | 结合特征D的论述，对比文件公开了在流加载操作中，第一段的移位寄存器（D寄存器）从存储器（FMD总线94）接收输入数据流。这相当于抽头延迟线从向量数据文件接收输入向量数据样本集。其作用是获取待处理的数据，两者作用相同。因此，本领域技术人员可以从公开内容合理推断出该特征。 |
| 特征F：针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级，在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度，以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集 《隐含公开》 | 说明书第[0092]段：“该指令包括在每个计算引擎中的以下操作。...将寄存器D0的内容移位出到流总线102上。然后，将寄存器D2:1的内容移位到寄存器D1:0中，并将输入流移位到寄存器D2中。...在其它段中，输入流来自流总线102上的在先段。” 说明书第[0083]段：“指令、数据和结果在每个时钟周期水平地逐段流过阵列。” | 对比文件公开了数据在连续的时钟周期从一个计算引擎（段）流向下一个计算引擎，在每个段中，数据在D寄存器（相当于流水线寄存器）中被移位（如从D2:1移到D1:0，新数据移入D2）。这对应于针对多个处理级（每个段可视为一个处理级或处理级的一部分）进行移位，以提供经移位的输入数据。虽然对比文件未明确说明移位“向量数据样本宽度”，但其移位操作是基于数据字（如32位）进行的。因此，本领域技术人员可以合理推断出该特征。 |
| 特征G：所述至少一个执行单元被配置成：针对所述多个处理级中的每个处理级，在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集 《隐含公开》 | 说明书第[0092]段：“该指令包括在每个计算引擎中的以下操作。首先，从寄存器堆76中将寄存器R6:4的内容读取到四位D寄存器100中的位置D2:0中。...最终，将寄存器D2：0的内容写入寄存器堆76中的寄存器R6:4中。” 说明书第[0087]段：“计算块74与寄存器堆76相交互，以便响应于指令管道70中的指令而执行数字信号计算。” | 对比文件公开了在流加载移位操作中，移位寄存器（D寄存器）的内容最终被写回寄存器堆。寄存器堆为计算块（执行单元）提供操作数。因此，执行单元（计算块）通过寄存器堆间接接收了经移位的输入数据样本集。本领域技术人员可以合理推断，为了进行计算，执行单元需要接收这些数据。因此，该特征被隐含公开。 |
| 特征H：针对所述多个处理级中的每个处理级，对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集 《隐含公开》 | 说明书第[0098]段：“流存储操作跨所有段地对寄存器Rm执行操作OP(典型地是累加)，并将结果存储到存储器位置Jm处。” 说明书第[0097]段：“考虑如图9A所示的、通过[J3+＝1]＝＝+R5:4给出的流累加指令的示例。...首先，从寄存器堆76中读取寄存器R5:4的内容，并将寄存器R5:4的内容与输入流相加。” 图17、18、19、20示出了各种使用流和SIMD操作的计算模式，例如逐行逐列处理、FIR滤波等。 | 对比文件公开了计算块（执行单元）执行计算操作（如乘法、加法），并且流存储指令（如[J3+＝1]==+R5:4）描述了跨段对寄存器内容执行操作（如累加），结果在流总线（相当于输出数据流路径）上流动并最终输出。这对应于对数据（可能来自移位寄存器）执行向量处理操作，并在输出数据流路径上提供结果输出向量数据样本集。虽然对比文件的示例侧重于累加，但这是一种具体的向量处理操作。因此，本领域技术人员可以合理推断出该特征。 |
| 特征I：至少一个重排序电路系统，所述至少一个重排序电路系统被配置成：在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集 《未公开》 | 无对应内容。 | 对比文件公开了在输出数据流路径（如流总线102）上传输结果数据，并最终存储到存储器。然而，对比文件没有公开任何专门配置的“重排序电路系统”来接收这些结果输出向量数据样本集。其数据流路径中的功能单元（如流单元72的加法器110、A寄存器112）主要用于累加等算术操作，而非目标专利所强调的进行中重排序（如交织/解交织）。因此，该特征未被对比文件公开。 |
| 特征J：将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集，而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中 《未公开》 | 无对应内容。 | 对比文件公开了将结果数据存储到存储器中。目标专利的核心“重排序”操作（例如交织或解交织）旨在改变数据样本的排列顺序。对比文件描述的流存储操作中的“累加”是算术运算，不是数据重排序。虽然对比文件提到了“置乱”操作（说明书第[0117]段），但这是在加载行高速缓存和存储行高速缓存之间，使用流总线和BFD总线在段间移动数据，涉及从存储器加载、置乱、再存储回存储器的多个步骤，并非在输出数据流路径中“无需存储在向量数据文件中”的进行中重排序。因此，该特征未被对比文件公开。 |
| 特征K：在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集。 《未公开》 | 无对应内容。 | 由于特征I和J未被公开，提供经重排序的结果输出向量数据样本集这一特征也未被公开。对比文件没有公开任何电路系统执行重排序后提供经重排序的数据流。 |
| 特征L：其特征在于，所述至少一个向量数据文件被配置成：在所述至少一个输入数据流路径中提供具有所述至少一个向量数据文件的宽度的所述输入向量数据样本集以用于所述向量处理操作 《隐含公开》 | 说明书第[0090]段：“对于流存储器访问，存储器表现为单个字长很宽的存储器，并且在包括八个段的实施例中每一行具有1024位或具有32个各为32位的字，其中每一段具有存储器行，所述存储器行具有四个32位的字。” 图5。 | 对比文件公开了流存储器访问时，存储器表现为一个宽字长的存储器（如1024位），数据按行访问。当执行流加载时，可以从存储器的宽行中提供数据。这隐含了向量数据文件（存储器）以其宽度提供输入数据样本集。虽然对比文件未明确使用“宽度匹配”的表述，但本领域技术人员可以理解，从宽存储器行中取出的数据自然具有该存储器的宽度特性。因此，该特征被隐含公开。 |
| 特征M：从所述至少一个输出数据流路径接收具有所述至少一个向量数据文件的宽度的所述经重排序的结果输出向量数据样本集以便被存储。 《未公开》 | 无对应内容。 | 对比文件公开了将结果数据存储到存储器中。然而，由于特征K（提供经重排序的结果输出向量数据样本集）未被公开，因此接收具有特定宽度的“经重排序的”结果样本集这一特征也无从谈起。对比文件存储的结果数据可能是累加和或其他计算结果，不一定是经过重排序且宽度与存储器行匹配的数据集。因此，该特征未被公开。 |
| 特征N：其特征在于：所述至少一个向量数据文件被进一步配置成：在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集 《隐含公开》 | 说明书第[0092]段：“在第一段(计算引擎50)中，输入流来自FMD总线94上的存储器。” 说明书第[0086]段：“FMD总线94经由开关104连接到所选计算引擎中的流单元72的输入端，由此将存储器连接到流单元72。” | 对比文件公开了存储器通过FMD总线94连接到流单元72的输入端。这隐含了向量数据文件（存储器）在其输出端（即FMD总线94）上提供输入数据样本集。其作用是输出数据，与目标专利中的作用相同。因此，本领域技术人员可以合理推断出该特征。 |
| 特征O：在所述至少一个输出数据流路径中在至少一个向量数据文件输入上接收所述经重排序的结果输出向量数据样本集 《未公开》 | 无对应内容。 | 对比文件公开了流存储操作的结果通过FMD总线94存储到存储器（说明书第[0103]段）。这可以理解为存储器在某个输入上接收数据。然而，由于对比文件未公开“经重排序的”结果输出向量数据样本集（特征K、J），因此，接收“经重排序的”结果这一具体特征未被公开。 |
| 特征P：所述至少一个执行单元被进一步配置成：在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集 《隐含公开》 | 说明书第[0087]段：“计算块74与寄存器堆76相交互，以便响应于指令管道70中的指令而执行数字信号计算。” 说明书第[0092]段：“最终，将寄存器D2：0的内容写入寄存器堆76中的寄存器R6:4中。” | 对比文件公开了计算块（执行单元）从寄存器堆获取操作数。而寄存器堆的数据可以来自存储器（经流加载）或其它来源。这隐含了执行单元通过其输入（即与寄存器堆的连接）接收输入向量数据样本集。因此，本领域技术人员可以合理推断出该特征。 |
| 特征Q：对所述输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径中在至少一个执行单元输出上提供所述结果输出向量数据样本集 《隐含公开》 | 说明书第[0097]段：“考虑如图9A所示的、通过[J3+＝1]＝＝+R5:4给出的流累加指令的示例。...首先，从寄存器堆76中读取寄存器R5:4的内容，并将寄存器R5:4的内容与输入流相加。结果被暂时置于A寄存器112中。” 说明书第[0103]段：“最后一个段(计算引擎57)的输出被存储在FMD总线94上的存储器中。” | 对比文件公开了计算块执行计算，结果可以置于流单元的A寄存器中，并最终在流总线102上输出（对于最后一个段，输出到FMD总线94）。这对应于执行单元在其输出端（通过流单元或直接）提供结果输出向量数据样本集到输出数据流路径上。因此，本领域技术人员可以合理推断出该特征。 |
| 特征R：所述至少一个重排序电路系统被进一步配置成：在所述至少一个输出数据流路径中在至少一个重排序电路系统输入上从所述至少一个执行单元接收所述结果输出向量数据样本集 《未公开》 | 无对应内容。 | 由于对比文件未公开“重排序电路系统”（特征I），因此其具有特定输入并从执行单元接收结果输出向量数据样本集的配置也未被公开。 |
| 特征S：在所述至少一个输出数据流路径中在至少一个重排序电路系统输出上提供所述经重排序的结果输出向量数据样本集。 《未公开》 | 无对应内容。 | 由于对比文件未公开“重排序电路系统”（特征I）及“经重排序的结果输出向量数据样本集”（特征K），因此该特征未被公开。 |
| 特征T：其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻 《未公开》 | 无对应内容。 | 对比文件没有公开任何用于重排序的、从非毗邻样本中进行选择的输出向量数据样本选择器。其流单元中的多路复用器（如开关104, 106）用于选择数据源（如来自流总线、FMD总线或BFD总线），并非用于从结果数据集中选择非毗邻样本以进行重排序。因此，该特征未被公开。 |
| 特征U：在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。 《未公开》 | 无对应内容。 | 由于特征T未被公开，因此进行选择以提供经重排序结果的特征也未被公开。 |
| 特征V：其特征在于，所述至少一个重排序电路系统是能配置的以便基于可编程重排序数据路径配置输入被重新配置成选择性地对所述结果输出向量数据样本集进行重排序。 《未公开》 | 无对应内容。 | 对比文件没有公开任何可重新配置的重排序电路系统，更没有公开基于可编程重排序数据路径配置输入进行重排序。因此，该特征未被公开。 |
| 特征W：其特征在于，所述至少一个重排序电路系统被进一步配置成基于所述可编程重排序数据路径配置输入被重新配置成在要由所述至少一个执行单元执行的所述VPE的每个时钟循环上选择性地对所述结果输出向量数据样本集进行重排序。 《未公开》 | 无对应内容。 | 由于特征V未被公开，因此该更具体的、按时钟循环重新配置的特征也未被公开。 |
| 特征X：其特征在于，所述至少一个抽头延迟线包括：影子抽头延迟线，其被配置成：在所述至少一个输入数据流路径中将来自所述至少一个向量数据文件的所述输入向量数据样本集接收到多个影子流水线寄存器中 《未公开》 | 无对应内容。 | 对比文件描述了数据在D寄存器中移位，并在流总线上跨段传输。但未公开分离的“影子抽头延迟线”和“主抽头延迟线”结构，也未公开专门配置的影子流水线寄存器用于接收来自存储器的输入向量数据样本集。其D寄存器既用于存储当前处理数据，也参与移位，功能上与目标专利的主抽头延迟线更类似，但没有独立的影子延迟线预加载下一组数据。因此，该特征未被公开。 |
| 特征Y：针对每个处理级，将所述多个影子流水线寄存器中的所述输入向量数据样本集移位所述向量数据样本宽度以进入主抽头延迟线，从而提供所述经移位的输入向量数据样本集 《未公开》 | 无对应内容。 | 由于特征X（影子抽头延迟线）未被公开，因此将数据从影子延迟线移位到主延迟线的操作也未被公开。 |
| 特征Z：所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集。 《隐含公开》 | 说明书第[0092]段：“该指令包括在每个计算引擎中的以下操作。...将寄存器D0的内容移位出到流总线102上。然后，将寄存器D2:1的内容移位到寄存器D1:0中，并将输入流移位到寄存器D2中。...在其它段中，输入流来自流总线102上的在先段。” | 对比文件公开了在每个计算引擎（相当于处理级）中，D寄存器（相当于主抽头延迟线中的流水线寄存器）的内容被移位，并且经移位的数据（通过流总线102）被提供给后续的段（即后续的处理级或执行单元）。这与主抽头延迟线在每个处理级提供经移位的输入向量数据样本集的功能一致。虽然对比文件没有“主抽头延迟线”的命名，但本领域技术人员可以从其描述的移位寄存器功能中合理推断出该特征。 |
<<<A>>><<<b>>><<<C>>><<<d>>><<<e>>><<<f>>><<<g>>><<<h>>><<<l>>><<<n>>><<<p>>><<<q>>><<<z>>>