对比文件名称：US2007073932A1_Description_20260318_1940
目标专利名称：339高效N阶乘差分信令端接网络CN105009533B
模型名称：GPT
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《未公开》<br>包括：n个电阻元件，其中所述n个电阻元件中的每一个电阻元件的第一端一起在公共节点处耦合到所述n个电阻元件中的每一个其他电阻元件的第一端，其中n是整数值并且n个导体被用来传送多个差分信号 | 对比文件中未记载将多个电阻元件的一端共同耦合到一个公共节点的电路结构。对比文件涉及可配置的数据路径接口，其描述了LVDS收发器、数据路径线和时钟线，但未公开由电阻元件构成的特定端接网络拓扑（例如星形或四面体网络）。 | 目标专利的该特征定义了端接网络的核心结构：多个电阻在公共节点（如星形点或四面体中心点）互连。对比文件（例如其背景技术和附图描述）仅涉及数据传输的接口标准（如SPI4.2）、LVDS信号的使用以及可配置的数据路径宽度和时钟，完全没有提及或暗示任何用于差分信号端接的电阻网络，更未公开所有电阻一端共接于一个节点的特定配置。因此，本领域技术人员无法从对比文件中直接或通过合理推理得出该技术方案。 |
| 技术特征B《隐含公开》<br>多个差分信号驱动器，每一差分信号驱动器包括正端子驱动器和负端子驱动器， | 对比文件第[0026]段：“For example, SPI4.2 specifies a 16-bit data path width using low-voltage differential signaling (LVDS) with one LVDS DDR clock.”；第[0030]段：“For example, a 16-bit LVDS data path may be implemented with two LVDS clocks...” | 目标专利的“差分信号驱动器”指用于产生差分信号的驱动电路。对比文件多次提及系统使用“LVDS”（低压差分信令），这是一种典型的差分信令技术。本领域技术人员公知，实现LVDS差分信令必然需要使用差分驱动器，且每个差分驱动器包含用于输出互补信号的正端子和负端子驱动电路。因此，虽然对比文件未明确画出驱动器的内部结构，但基于其明确教导的使用LVDS进行数据传输，本领域技术人员能够毫无疑义地理解其系统中必然包含具有正端子和负端子驱动器的差分信号驱动器。这属于本领域的公知常识与对比文件明确内容的直接结合，因此该特征被对比文件隐含公开。 |
| 技术特征C《未公开》<br>其中对于每一差分信号驱动器，所述正端子驱动器和所述负端子驱动器分别耦合至第一电阻元件和第二电阻元件的配对， | 对比文件中未记载任何电阻元件与差分驱动器端子的耦合关系。 | 目标专利该特征限定了每个驱动器的正负端子分别连接到两个不同的电阻元件上，这是构成其独特端接网络的关键连接关系。对比文件完全没有描述任何电阻元件与驱动器端子之间的连接方式，也未提及任何类似的端接网络结构。因此，该特征未被公开。 |
| 技术特征D《未公开》<br>其中所述正端子驱动器耦合到所述配对的第一电阻元件的第二端，而所述负端子驱动器耦合到所述配对的第二电阻元件的第二端， | 对比文件中未记载任何电阻元件与差分驱动器端子的耦合关系。 | 此特征是对特征C连接关系的进一步具体化。如前所述，对比文件未公开任何电阻网络及其与驱动器的连接，因此该特征未被公开。 |
| 技术特征E《未公开》<br>其中所述n个电阻元件中的每一个电阻元件连接至所述多个差分信号驱动器中的两个或更多个差分信号驱动器， | 对比文件中未记载由多个电阻元件构成的、且每个电阻连接多个驱动器的网络结构。 | 目标专利该特征描述了其端接网络的另一个关键拓扑属性：每个电阻元件被多个驱动器共享（例如，在图9的四面体网络中，每个电阻连接三个驱动器）。对比文件仅描述了点到点的数据路径连接（如从FPGA到LVDS收发器），不存在这种多个驱动器电流汇聚/流经同一个电阻元件的共享式网络结构。因此，该特征未被公开。 |
| 技术特征F《未公开》<br>并且其中所述多个差分信号驱动器中的每个差分信号驱动器连接到所述n个电阻元件中的第一电阻元件和第二电阻元件的不同配对， | 对比文件中未记载差分驱动器连接到两个电阻元件构成的不同配对。 | 该特征限定了每个驱动器连接一对唯一的电阻，这是目标专利N阶乘网络实现其状态映射的基础。对比文件不存在电阻网络，因此这种连接关系无从谈起，未被公开。 |
| 技术特征G《未公开》<br>其中所述正端子驱动器和所述负端子驱动器能分开且独立地切换以提供具有幅值和方向的电流。 | 对比文件中未记载对差分驱动器正负端子进行独立切换控制以提供特定幅值和方向电流的内容。 | 目标专利该特征是实现其功率节省和灵活电流控制的核心手段。对比文件虽然描述了接口可配置不同的数据速率和时钟模式（SDR/DDR），但这属于对数据路径和时钟信号的整体配置，并未涉及对驱动器内部正负端子进行独立切换控制，更没有涉及控制电流幅值和方向以实现特定的端接网络状态。因此，该特征未被公开。 |
| 技术特征H《未公开》<br>其特征在于，所有电阻元件都具有相同的电阻值。 | 对比文件中未提及端接电阻及其阻值。 | 目标专利中所有电阻值相同是其端接网络设计的一个优选条件。对比文件未公开任何用于端接的电阻元件，自然也未公开其阻值是否相同。因此，该特征未被公开。 |
| 技术特征I《未公开》<br>其特征在于，在所述多个差分信号的传输循环期间，所述n个电阻元件中的每一个具有与其他电阻元件不同的幅值和/或方向的电流。 | 对比文件中未描述在端接电阻上产生不同幅值和/或方向电流的操作或状态。 | 该特征是目标专利实现N!个有效状态（每个电阻电流状态唯一）的核心条件。对比文件关注的是数据接口的配置和时序，没有涉及在传输循环中通过控制驱动器使一组电阻元件上的电流呈现特定且互不相同的幅值/方向模式。因此，该特征未被公开。 |
| 技术特征J《未公开》<br>其特征在于，在传输循环期间耦合到所述n个电阻元件的所述多个差分信号的组合具有非零电压差分。 | 对比文件中未提及在端接网络处生成非零电压差分作为有效状态的条件。 | 目标专利该特征定义了有效传输状态的条件，用于排除导致零差分电压的无效码元。对比文件未涉及此类基于端接网络电压差分来筛选有效状态的概念。因此，该特征未被公开。 |
| 技术特征K《未公开》<br>其特征在于，n＝>3。 | 对比文件未明确限定用于差分信令的导体数量n必须大于等于3。 | 目标专利要求至少3个导体以实现其N阶乘信令。对比文件描述LVDS接口时，隐含了至少需要一对导体（2个），但并未教导或暗示需要至少3个导体来构建如目标专利所述的端接网络。因此，该特征未被公开。 |
| 技术特征L《未公开》<br>其特征在于，所述多个差分信号是从原始码元子集生成的，所述原始码元子集选自多个可能原始码元，所述原始码元子集等于在所述端接网络电路处生成非零电压差分的n！个状态。 | 对比文件中未提及“原始码元”、“n!个状态”或基于非零电压差分选择码元子集的概念。 | 该特征完整定义了目标专利的“N阶乘差分信令”的核心原理：从可能的状态中筛选出n!个有效状态进行传输。对比文件涉及的是标准数据接口配置，其状态数由数据路径宽度和时钟模式决定（如2^16等），与基于端接网络物理特性推导出的n!个状态完全不同，也未涉及任何类似的筛选机制。因此，该特征未被公开。 |
| 技术特征M《未公开》<br>其特征在于，所述正端子驱动器和所述负端子驱动器之一被选择性地关闭以消除跨电阻元件的电流抵消。 | 对比文件中未描述为消除电流抵消而选择性地关闭驱动器端子的操作。 | 该特征是目标专利实现功率节省的具体手段（如图16所示）。对比文件未涉及在端接网络中因电流抵消而产生的功率浪费问题，更没有给出通过选择性关闭驱动器端子来解决此问题的任何教导。因此，该特征未被公开。 |
| 技术特征N《未公开》<br>其特征在于，所述多个差分信号驱动器之间的电路径只经过所述n个电阻元件以及所述公共节点。 | 对比文件中未公开如目标专利所述的由电阻和公共节点构成的、作为驱动器间唯一互联路径的端接网络。 | 该特征限定了目标专利端接网络的拓扑约束。对比文件中的驱动器（LVDS收发器）之间通过数据路径线直接相连（例如，从FPGA到收发器），不存在一个所有驱动器都必须经过的、由电阻和公共节点构成的中心网络。因此，该特征未被公开。 |
| 技术特征O《未公开》<br>其特征在于，对于n＝3个导体，使用3个差分信号驱动器以及2个差分电压电平来在每循环传送6个状态。 | 对比文件中未公开与n=3导体、3个驱动器、2个电压电平和6个状态相关的具体端接网络实施例。 | 该特征是目标专利的一个具体实施方式参数。对比文件未公开任何此类具体的端接网络配置参数。因此，该特征未被公开。 |
| 技术特征P《未公开》<br>其特征在于，对于n＝4个导体，使用6个差分信号驱动器以及3个差分电压电平来在每循环传送24个状态。 | 对比文件中未公开与n=4导体、6个驱动器、3个电压电平和24个状态相关的具体端接网络实施例。 | 该特征是目标专利的另一个具体实施方式参数。对比文件未公开任何此类具体的端接网络配置参数。因此，该特征未被公开。 |
| 技术特征Q《未公开》<br>其特征在于，对于n＝5个导体，使用10个差分信号驱动器以及4个差分电压电平来在每循环传送120个状态。 | 对比文件中未公开与n=5导体、10个驱动器、4个电压电平和120个状态相关的具体端接网络实施例。 | 该特征是目标专利的另一个具体实施方式参数。对比文件未公开任何此类具体的端接网络配置参数。因此，该特征未被公开。 |
| 技术特征R《未公开》<br>其特征在于，对于n＝6个导体，使用15个差分信号驱动器以及5个差分电压电平来在每循环传送720个状态。 | 对比文件中未公开与n=6导体、15个驱动器、5个电压电平和720个状态相关的具体端接网络实施例。 | 该特征是目标专利的另一个具体实施方式参数。对比文件未公开任何此类具体的端接网络配置参数。因此，该特征未被公开。 |
| 技术特征S《未公开》<br>其特征在于，每一个正端子驱动器以及每一个负端子驱动器包括多个可切换电路，每一可切换电路独立于同一正/负端子驱动器中的其他可切换电路来控制。 | 对比文件中未描述驱动器内部包含多个可独立控制的可切换电路的结构。 | 该特征涉及驱动器内部的精细结构，用于实现多级电流控制。对比文件仅在高层次描述接口和收发器，未披露任何关于驱动器内部包含多个可独立切换电路的具体设计。因此，该特征未被公开。 |
| 技术特征T《未公开》<br>其特征在于，每一可切换电路包括导致电流流出相应的正/负端子驱动器的第一开关、以及导致电流流入相应的正/负端子驱动器的第二开关。 | 对比文件中未公开包含特定开关结构的可切换电路。 | 该特征进一步定义了可切换电路的具体实现方式。对比文件完全没有涉及此类电路细节。因此，该特征未被公开。 |
| 技术特征U《未公开》<br>其特征在于，所述多个可切换电路包括提供去往/来自相应端子的第一电流的第一可切换电路以及提供去往/来自相应端子的第二电流的第二可切换电路。 | 对比文件中未公开在驱动器内设置提供不同电流值的多个可切换电路。 | 该特征限定了可切换电路提供不同电流值。对比文件未涉及驱动器提供可编程或可切换的不同电流幅值。因此，该特征未被公开。 |
| 技术特征V《未公开》<br>其特征在于，所述第二电流具有与所述第一电流不同的幅值但相同的方向。 | 对比文件中未涉及在驱动器端子处产生不同幅值电流的内容。 | 该特征是对不同可切换电路输出电流关系的限定。对比文件未公开相关内容。因此，该特征未被公开。 |
| 技术特征W《未公开》<br>其特征在于，所述第二电流是所述第一电流的整数倍。 | 对比文件中未涉及不同电流幅值之间的倍数关系。 | 该特征是电流幅值设计的一种具体关系。对比文件未公开相关内容。因此，该特征未被公开。 |
| 技术特征X《未公开》<br>其特征在于，所述多个可切换电路还包括提供去往/来自相应端子的第三电流的第三可切换电路，其中所述第二电流相比于所述第一电流具有固定增量，而所述第三电流相比于所述第二电流具有相同的固定增量。 | 对比文件中未涉及具有固定增量关系的多个电流源电路。 | 该特征描述了电流幅值按固定增量递增的多级电流源设计。对比文件未公开相关内容。因此，该特征未被公开。 |
| 技术特征Y《未公开》<br>其特征在于，可切换电路的幅值和/或数量是所使用的导体数量的函数。 | 对比文件中未公开驱动器电路设计与导体数量之间的函数关系。 | 该特征概括了驱动器设计随系统规模（导体数n）变化的规则。对比文件未公开任何将驱动器内部电路参数与导体数量相关联的教导。因此，该特征未被公开。 |
<<<b>>>