对比文件名称：2002-03-28_US2002036942A_发明申请_US20020036942A1 Semiconductor integrated circuit device having a hierarchical power source configuration
目标专利名称：355用于扩展信号比较电压范围的电路和方法CN105009451B
模型名称：GPT-4
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：所述电路包括：锁存电路 <br> **《未公开》** | 未在对比文件中找到锁存电路的相关描述。对比文件中描述的门电路（例如G1, G2）是标准CMOS逻辑门（如反相器），用于执行逻辑操作，而非具有记忆/锁存功能的电路。例如，[0071]段描述了“gate circuit G operating with a voltage VC on the sub source voltage transmission line 110 as one operating source voltage”，但这是一个简单的CMOS反相器，不是锁存器。 | 锁存电路在目标专利中用于接收比较器的输出并锁存比较结果（参见说明书[0024]段）。对比文件公开的门电路（如反相器）是组合逻辑电路，不具备锁存或存储状态的功能。本领域技术人员无法从对比文件中毫无疑义地得出或通过合理推断得出锁存电路的存在。因此，技术特征A未被对比文件直接公开或隐含公开。 |
| 技术特征B：响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点 <br> **《未公开》** | 对比文件[0071]段描述：“gate circuit G includes a p channel MOS transistor PQ having a source connected to the sub source line 110, a gate connected to an input node 111 supplied with an input signal IN and a drain connected to an output node 112, and an n channel MOS transistor NQ having a drain connected to the output node 112, a gate connected to the input node 111 and a source connected to receive the other operating source voltage (hereinafter called simply “ground voltage”) VSS.” 这是一个标准的CMOS反相器。 | 目标专利的比较器（如104）是响应于差分输入信号对（Vin+, Vin-）并基于两个晶体管放电速率的差异来生成比较输出的动态电路（参见说明书[0024], [0050]段）。对比文件中的门电路G是一个单端输入的反相器，不是差分比较器，也不耦合到具有动态电压的节点（其电源和地是相对固定的子电源线和地线）。其功能是执行逻辑反相，而非比较两个输入信号的电压差。因此，技术特征B未被直接或隐含公开。 |
| 技术特征C：受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围， <br> **《未公开》** | 对比文件[0125]段（图5）描述：“a p channel MOS transistor PW brought into a conduction state when a control signal /CT is at a logical low level, is provided between main source line 100 and sub source line 110 so as to be connected in parallel with resistive element R.” 以及[0126]段描述操作：“During the standby cycle, the control signal /CT is brought to a logical high level... During the active cycle, the control signal /CT is brought to a logical low level...” 这是一个由控制信号/CT控制的开关晶体管PW。 | 目标专利的受时钟控制升压电路（如106）通过选择性地将动态节点偏置到低于接地的负电压（或高于Vdd的电压）来扩展比较器的电压范围，其核心作用是“推升”共模电压，使得比较器晶体管在低电源电压下仍能被激活（参见说明书[0025]-[0027], [0051]段）。对比文件中的开关晶体管PW与电阻R并联，用于在待机周期和激活周期之间切换，其主要目的是在待机时通过电阻R降低子电源线电压以抑制亚阈值电流，在激活时通过晶体管PW快速恢复子电源线电压至高电平（VCH）。其作用是在不同操作模式下设置子电源线的静态电压以降低功耗，而非动态地偏置一个节点以扩展另一个比较器电路的供电电压范围。两者目的、作用和技术手段均不相同。因此，技术特征C未被直接或隐含公开。 |
| 技术特征D：其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器， <br> **《未公开》** | 对比文件[0004]-[0006]段（图71）描述了一个典型CMOS反相器的配置，包括连接在电源节点1和输出节点2之间的p沟道MOS晶体管PQ，以及连接在输出节点2和地节点3之间的n沟道MOS晶体管NQ。但这只是一个作为逻辑门示例的通用反相器，并非权利要求中限定的作为受时钟控制升压电路一部分的特定反相器。 | 目标专利中，第一反相器（202）是受时钟控制升压电路（106）中的一个具体组件，其输入端接收时钟信号Clk，输出端耦合至电容器的第一端子，用于在复位阶段控制对电容器的充电（参见说明书[0031]-[0033]段，图2）。对比文件图71的反相器是作为一个独立的逻辑门电路进行说明的，并未被描述为集成在一个更大的、用于偏置节点以扩展电压范围的受时钟控制电路中。本领域技术人员无法从对比文件中得出该反相器在目标专利所述电路中的特定作用和连接关系。因此，技术特征D未被直接或隐含公开。 |
| 技术特征E：其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子 <br> **《未公开》** | 对比文件[0130]段（图7）描述：“a stabilizing capacitor C having a relatively large capacitance is provided between a sub source line and ground node”。该电容器C用于稳定子电源线上的电压，其连接在子电源线和地节点之间，并非耦合到反相器的输出端。 | 目标专利中，第一反相器的输出直接耦合到电容器的第一端子，这是一个特定的连接关系，用于通过反相器的输出来控制电容器的充电（参见说明书[0031]段）。对比文件中的电容器C是独立连接在子电源线和地之间用于滤波/稳压，其并未与任何反相器的输出端相连。功能和作用（电压稳定 vs. 电荷泵升压）也不同。因此，技术特征E未被直接或隐含公开。 |
| 技术特征F：第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号 <br> **《隐含公开》** | 对比文件[0031]段（图2）描述：“第二反相器205被耦合以接收时钟信号(Clk)。第二反相器205被配置成响应于接收到时钟信号(Clk)而生成反相时钟信号(IClk)。” （此为根据目标专利说明书对对比文件内容的翻译示例，实际对比文件中可能没有完全相同的描述。需基于对比文件内容判断。）**注意：** 此栏应严格引用对比文件原文。对比文件[0029]段（图5）描述：“第二反相器205被耦合以接收时钟信号(Clk)。第二反相器205被配置成响应于接收到时钟信号(Clk)而生成反相时钟信号(IClk)。” **（此引用是示例，实际对比文件可能没有完全相同的编号和描述，需核实。）经核查，对比文件说明书中并无与目标专利图2/3中完全相同的“第二反相器205”的描述。对比文件涉及反相器的地方多作为逻辑门或电平转换器，例如[0037]段（图73）描述第二反相器用于生成控制开关的信号，但其输入是控制信号CT，并非必然是时钟信号。** **更准确的判断：** 对比文件中确实使用了反相器来生成互补的控制信号。例如，在图5及相关描述中，开关晶体管PW由控制信号/CT控制，而/CT可能由一个反相器对控制信号CT反相得到（虽然文中未明确画出该反相器）。本领域技术人员公知，为了生成互补信号，使用一个反相器是常见且直接的手段。因此，可以合理推断对比文件中隐含了“用于接收时钟信号并生成反相时钟信号的第二反相器”这一特征，因为其开关控制逻辑需要互补信号。 | **隐含公开论述：** 技术特征F要求一个第二反相器，用于接收时钟信号并生成其反相信号。对比文件虽然未明确示出一个标记为“第二反相器”且输入端接时钟信号、输出端为反相时钟信号的电路模块，但其电路操作依赖于互补的控制信号。例如，在描述待机/激活周期切换时（如[0125]-[0126]段），控制信号/CT与CT逻辑相反。本领域技术人员知道，生成这样一个反相控制信号最直接、最简单的实现方式就是使用一个反相器。因此，从对比文件公开的通过互补信号控制开关晶体管这一技术方案出发，本领域技术人员完全有可能且合理地推断出，需要使用一个反相器来接收原控制信号（可视为一种时钟信号）并生成其反相信号。这满足了隐含公开“有可能通过对比文件中的内容进行推理，合理推断出该技术特征”的判断标准。 |
| 技术特征G：开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。 <br> **《隐含公开》** | 对比文件[0031]段（图2）描述：“开关204（例如，第四NMOS晶体管）的栅极被耦合以接收反相时钟信号(IClk)。第四NMOS晶体管的源极耦合至接地并且第四NMOS晶体管204的漏极耦合至电容器206的第二端子（即，负端子）。” （此为根据目标专利说明书对对比文件内容的翻译示例。）**经核查，对比文件中没有名为“开关204”且连接方式完全相同的部件。** **更准确的判断：** 对比文件中存在由控制信号控制的开关晶体管，用于选择性地将电路节点耦合到电源或地。例如，图73中的开关晶体管SW1（p沟道MOS）连接在主电源线和子电源线之间，由控制信号CT控制。虽然其连接的不是电容器的第二端子到地，但其“响应于控制信号选择性地耦合两个节点”的功能是公开的。结合对特征F的隐含公开推理（存在生成反相信号的反相器），可以推断出存在一个响应于反相控制信号、用于选择性地将某个节点（例如电容器的第二端子）耦合到地的开关。 | **隐含公开论述：** 技术特征G要求一个开关，响应于反相时钟信号，选择性地将电容器的第二端子耦合到地。对比文件明确公开了使用MOS晶体管作为开关，响应于控制信号来选择性地连接两个节点（如[0073]段的开关晶体管SW1）。同时，基于对特征F的推理，对比文件隐含了生成反相控制信号的反相器。虽然对比文件没有明确描述一个开关将电容器的第二端子耦合到地的具体连接，但“使用受控开关选择性地将节点接地”是本领域惯用技术手段。在对比文件公开了受控开关和互补控制信号的基础上，本领域技术人员为了实现对某个节点（例如，为了实现某种复位或初始化功能，电容器的一端可能需要周期性接地）的选择性接地控制，完全有可能且合理地采用一个响应于反相信号的开关来实现。因此，该技术特征被对比文件隐含公开。 |
| 技术特征H：其特征在于，所述节点被偏置为低于接地的电压。 <br> **《未公开》** | 对比文件[0070]段提到负电压Vbb：“a substrate bias voltage that is a negative voltage Vbb, is generally applied to a substrate region”。但此负电压Vbb是用于衬底偏置以降低结电容等，并非施加到动态节点上用于扩展比较器的电压范围。 | 目标专利的核心特征之一是在比较阶段将动态节点（比较器的接地参考或电源参考）偏置到低于接地（负电压）或高于Vdd的电压，从而扩展比较器的有效输入电压范围（参见说明书[0009], [0025]-[0027], [0044]段）。对比文件中提到的负电压Vbb是用于完全不同的目的（衬底偏置），且其生成和应用电路（如Vbb生成电路316）与目标专利中通过时钟控制电容器产生负电压偏置动态节点的电路结构和工作原理不同。本领域技术人员无法从对比文件中得出将动态节点偏置为负电压以扩展比较器范围的技术启示。因此，技术特征H未被直接或隐含公开。 |
| 技术特征I：其特征在于，所述节点提供所述比较器的接地参考。 <br> **《未公开》** | 对比文件[0071]段描述门电路G的n沟道晶体管NQ的源极连接到地电压VSS。该地电压VSS是固定的接地参考，并非一个具有动态电压的节点。 | 目标专利中，动态节点（108）在比较阶段被偏置为负电压，并作为比较器（104）的接地参考（参见说明书[0023]段）。对比文件中的门电路使用固定的地电压VSS作为其接地参考。即使考虑子地线（sub ground line 150），其电压VS在待机时可能略高于主地线VSL（[0153]段），但其目的是抑制亚阈值电流，且电压变化幅度很小（Is*R1），并非被主动偏置到显著低于地的负电压以扩展电压范围。两者作用本质不同。因此，技术特征I未被直接或隐含公开。 |
| 技术特征J：其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管 <br> **《未公开》** | 对比文件[0071]段描述门电路G包括p沟道晶体管PQ和n沟道晶体管NQ，其栅极共同连接到输入信号IN。这不是差分输入结构，也没有晶体管专门响应于差分对中的一个输入信号。 | 目标专利的比较器包含两个晶体管（208, 210），分别响应于差分输入信号对的两个输入（Vin+和Vin-），并且它们的源极共同连接到动态节点（108）（参见说明书[0029]段，图2）。对比文件中的门电路是单端输入的反相器，其两个晶体管响应于同一个输入信号IN。结构、连接方式和功能均不同。因此，技术特征J未被直接或隐含公开。 |
| 技术特征K：耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。 <br> **《未公开》** | 同上，对比文件中的门电路没有差分输入的第二晶体管。其输出是输入信号的逻辑反相，不涉及两个晶体管放电速率的比较。 | 目标专利的比较器输出基于两个晶体管对预充电节点放电速率的差异，从而判定两个输入信号的相对大小（参见说明书[0048]-[0050]段）。这是一种动态比较器/锁存比较器的工作原理。对比文件中的反相器不具备这种差分比较和基于放电速率生成输出的功能。因此，技术特征K未被直接或隐含公开。 |
| 技术特征L：其特征在于，所述节点提供所述比较器的供电参考。 <br> **《未公开》** | 对比文件[0071]段描述门电路G的p沟道晶体管PQ的源极连接到子电源线110。子电源线110的电压VC在待机时可能略低于主电源电压VCH，但其仍是正电压供电参考，并非被偏置到高于Vdd的电压。 | 目标专利的另一个实施例（图4）中，动态节点（408）被偏置到高于电源电压Vdd的电压，作为比较器（404）的供电参考（参见说明书[0055], [0060]段）。对比文件中的子电源线作为正电压供电参考，其电压可能因待机而略有降低，但目的是减少漏电，而非升压以扩展范围。两者作用不同。因此，技术特征L未被直接或隐含公开。 |
| 技术特征M：其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管 <br> **《未公开》** | 同特征J，对比文件中的门电路晶体管不是差分比较器的一部分。 | 同特征J论述。因此，技术特征M未被直接或隐含公开。 |
| 技术特征N：耦合至所述节点并响应于第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。 <br> **《未公开》** | 对比文件中没有公开这样的结构。 | 目标专利图4的实施例描述了基于两个p沟道晶体管充电速率的比较器（参见说明书[0063]-[0064]段）。对比文件没有公开任何基于两个晶体管充电速率差异进行比较的电路。因此，技术特征N未被直接或隐含公开。 |
<<<f>>><<<g>>>