对比文件名称：JP2012227588A_Description_20260320_0247
目标专利名称：用于扩展信号比较电压范围的电路和方法CN105009451B
本次调用模型名称：DeepSeek-R1
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：所述电路包括：锁存电路《直接公开》 | [0012] 入力トランジスタＴ１１，Ｔ１２のドレインは、ラッチ部１３に接続されている。<br>（输入晶体管T11、T12的漏极连接到锁存部13。） | 对比文件明确公开了“ラッチ部１３”（锁存部13），其功能是接收比较信号并锁存输出，这与目标专利中“锁存电路”的作用相同。因此，该特征被直接公开。 |
| 技术特征B：响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点《直接公开》 | [0010] 比較回路１０は、入力電圧ＶＰ，ＶＮを比較して出力信号ＯＰ，ＯＭを生成する比較部１１と、比較部１１の動作電圧を制御する電圧制御部１２を備えている。<br>[0012] 入力トランジスタＴ１１，Ｔ１２のドレインは、ラッチ部１３に接続されている。<br>[0018] このノードＮ２１は、比較部１１に含まれるトランジスタＴ１３のソース及びトランジスタＴ１１，Ｔ１２，Ｔ１３のバックゲートに接続されている。<br>（比较电路10具备：比较部11，比较输入电压VP、VN并生成输出信号OP、OM；以及电压控制部12，控制比较部11的动作电压。<br>输入晶体管T11、T12的漏极连接到锁存部13。<br>该节点N21连接到包含在比较部11中的晶体管T13的源极以及晶体管T11、T12、T13的背栅。） | 对比文件的“比較部１１”响应于差分输入信号VP、VN（即差分输入信号对），其输出连接到“ラッチ部１３”（锁存电路），并且其内部晶体管（T11、T12、T13）的源极连接到一个由电压控制部12控制的节点N21。节点N21的电压在动作过程中是动态变化的（例如，被偏置为负电压）。因此，对比文件直接公开了响应于差分输入信号的比较器，该比较器耦合至锁存电路并耦合至具有动态电压的节点。 |
| 技术特征C：受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围，《直接公开》 | [0016] 電圧制御部１２は、ＰチャネルＭＯＳトランジスタＴ２１、ＮチャネルＭＯＳトランジスタＴ２２，Ｔ２３、キャパシタＣ１１を備えている。<br>（电压控制部12具备P沟道MOS晶体管T21、N沟道MOS晶体管T22、T23、电容器C11。）<br>[0021] キャパシタＣ１１の第２端子が接続されたノードＮ２１の電位は、キャパシタＣ１１に蓄積された電荷により、負の電圧［−ＡＤＶ］まで低下する。<br>（连接到电容器C11第二端子的节点N21的电位，根据电容器C11中蓄积的电荷，下降到负电压[-ADV]。）<br>[0033] 従って、図１に示す比較回路１０は、図１７に示す比較回路８０と比べ、入力電圧ＶＰ，ＶＮの範囲を拡大することができる。<br>（因此，图1所示的比较电路10与图17所示的比较电路80相比，能够扩大输入电压VP、VN的范围。） | 对比文件的“電圧制御部１２”包含由时钟信号CK和反相时钟信号XCK控制的晶体管和电容器，其输出节点N21耦合至比较部11的晶体管源极（即动态节点）。该电路通过将节点N21的电位控制为低于接地（GND）的负电压（如-ADV或-Vthn），从而扩展了比较部11的输入电压范围（即有效供电电压范围）。这与目标专利中“受时钟控制升压电路”通过偏置节点来扩展比较器供电电压范围的作用完全相同。因此，该特征被直接公开。 |
| 技术特征D：其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器，《直接公开》 | [0016] トランジスタＴ２１のソースには高電位電圧ＡＶＤが供給され、トランジスタＴ２１のドレインはトランジスタＴ２２のドレインに接続され、トランジスタＴ２２のソースは低電位電圧（第２の電圧）を供給する配線（以下、グランドＧＮＤ）と接続される。両トランジスタＴ２１，Ｔ２２のゲートにはクロック信号ＣＫが供給される。トランジスタＴ２１とトランジスタＴ２２はインバータ回路１６に含まれる。<br>（晶体管T21的源极被供给高电位电压AVD，晶体管T21的漏极连接到晶体管T22的漏极，晶体管T22的源极连接到供给低电位电压（第二电压）的配线（以下，接地GND）。两晶体管T21、T22的栅极被供给时钟信号CK。晶体管T21和晶体管T22包含在反相器电路16中。） | 对比文件明确记载了由晶体管T21（PMOS）和T22（NMOS）组成的“インバータ回路１６”（反相器电路16）。该反相器的一端（T21源极）接高电位电源AVD，另一端（T22源极）接地（GND），栅极共接时钟信号CK。这完全符合“耦合在电源电压与接地之间的第一反相器”的结构描述。因此，该特征被直接公开。 |
| 技术特征E：其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子《直接公开》 | [0016] 両トランジスタＴ２１，Ｔ２２のゲートにはクロック信号ＣＫが供給される。<br>（两晶体管T21、T22的栅极被供给时钟信号CK。）<br>[0017] トランジスタＴ２１のドレインとトランジスタＴ２２のドレインとの間の接続点は、キャパシタＣ１１の第１端子に接続され、キャパシタＣ１１の第２端子は降圧用トランジスタＴ２３のドレインに接続されている。<br>（晶体管T21的漏极与晶体管T22的漏极之间的连接点，连接到电容器C11的第一端子，电容器C11的第二端子连接到降压用晶体管T23的漏极。） | 对比文件明确说明反相器电路16的晶体管T21、T22的栅极接收时钟信号CK，即第一反相器响应于时钟信号。同时，反相器的输出点（即T21和T22的漏极连接点）直接连接到电容器C11的第一端子。这与目标专利的技术特征完全一致。因此，该特征被直接公开。 |
| 技术特征F：第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号《直接公开》 | [0017] トランジスタＴ２３のゲートにはクロック信号ＸＣＫが供給される。クロック信号ＸＣＫは、クロック信号ＣＫに対して相補的に変化する反転クロック信号である。<br>（晶体管T23的栅极被供给时钟信号XCK。时钟信号XCK是相对于时钟信号CK互补地变化的反转时钟信号。） | 虽然对比文件没有明确画出第二反相器的具体电路，但本领域技术人员公知，要生成一个与输入时钟信号CK互补的反转时钟信号XCK，最常规、最直接的技术手段就是使用一个反相器（即第二反相器）。对比文件明确记载了存在这样一个“反転クロック信号ＸＣＫ”，并且其与CK互补。因此，可以毫无疑义地推导出存在一个用于生成反相时钟信号的第二反相器。该特征被直接公开。 |
| 技术特征G：开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。《直接公开》 | [0017] キャパシタＣ１１の第２端子は降圧用トランジスタＴ２３のドレインに接続されている。トランジスタＴ２３のソースはグランドＧＮＤに接続されている。トランジスタＴ２３のゲートにはクロック信号ＸＣＫが供給される。<br>（电容器C11的第二端子连接到降压用晶体管T23的漏极。晶体管T23的源极连接到接地GND。晶体管T23的栅极被供给时钟信号XCK。）<br>[0019] トランジスタＴ２３は、Ｈレベルの反転クロック信号ＸＣＫに応答してオンし、キャパシタＣ１１の第２端子が接続されたノードＮ２１をグランドＧＮＤに接続する。<br>（晶体管T23响应于H电平的反转时钟信号XCK而导通，将连接到电容器C11第二端子的节点N21连接到接地GND。） | 对比文件中的晶体管T23，其栅极接收反相时钟信号XCK，源极接地，漏极连接电容器C11的第二端子。其作用正是响应于XCK，选择性地将电容器第二端子耦合至接地（GND）。这完全符合“开关”的功能定义。因此，该特征被直接公开。 |
| 技术特征H：其特征在于，所述节点被偏置为低于接地的电压。《直接公开》 | [0021] キャパシタＣ１１の第２端子が接続されたノードＮ２１の電位は、キャパシタＣ１１に蓄積された電荷により、負の電圧［−ＡＤＶ］まで低下する。<br>（连接到电容器C11第二端子的节点N21的电位，根据电容器C11中蓄积的电荷，下降到负电压[-ADV]。）<br>[0022] ノードＮ２１の電位は、グランドＧＮＤの電位（０Ｖ）からトランジスタＴ２３のしきい値電圧Ｖｔｈｎ低い電圧［−Ｖｔｈｎ］にて安定する。<br>（节点N21的电位，在比接地GND的电位（0V）低晶体管T23的阈值电压Vthn的电压[-Vthn]处稳定下来。） | 对比文件在描述电压控制部12的动作时，明确且多次指出节点N21的电位会下降到“负の電圧”（负电压），具体稳定在“−Ｖｔｈｎ”，即低于接地（0V）的电压。这与目标专利的特征“节点被偏置为低于接地的电压”完全相同。因此，该特征被直接公开。 |
| 技术特征I：其特征在于，所述节点提供所述比较器的接地参考。《直接公开》 | [0011] 両入力トランジスタＴ１１，Ｔ１２のソースは互いに接続され、その接続点はスイッチングトランジスタＴ１３に接続されている。<br>（两输入晶体管T11、T12的源极相互连接，其连接点连接到开关晶体管T13。）<br>[0018] このノードＮ２１は、比較部１１に含まれるトランジスタＴ１３のソース及びトランジスタＴ１１，Ｔ１２，Ｔ１３のバックゲートに接続されている。<br>（该节点N21连接到包含在比较部11中的晶体管T13的源极以及晶体管T11、T12、T13的背栅。）<br>[0027] トランジスタＴ１３がオンすると、入力トランジスタＴ１１，Ｔ１２のソースにはノードＮ２１の電位に応じた制御電圧ＶＣＭ（＝−Ｖｔｈｎ）が供給される。<br>（当晶体管T13导通时，向输入晶体管T11、T12的源极供给与节点N21的电位相应的控制电压VCM（=-Vthn）。） | 在对比文件的比较部11中，输入晶体管T11、T12的源极通过开关晶体管T13最终连接到节点N21。在比较动作期间，节点N21的电压（VCM）被供给给T11、T12的源极，作为它们的源极电位参考。由于T11、T12是NMOS晶体管，其源极电位实质上就是它们的接地参考点。因此，节点N21提供了比较器的接地参考。该特征被直接公开。 |
| 技术特征J：其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管《直接公开》 | [0010] 入力電圧ＶＰ，ＶＮは、比較部１１の入力トランジスタＴ１１，Ｔ１２に入力される。入力トランジスタＴ１１，Ｔ１２はＮチャネルＭＯＳトランジスタである。入力電圧ＶＰ（第１の入力電圧）は入力トランジスタＴ１１のゲートに入力され、入力電圧ＶＮ（第２の入力電圧）は入力トランジスタＴ１２のゲートに入力される。<br>（输入电压VP、VN输入到比较部11的输入晶体管T11、T12。输入晶体管T11、T12是N沟道MOS晶体管。输入电压VP（第一输入电压）输入到输入晶体管T11的栅极，输入电压VN（第二输入电压）输入到输入晶体管T12的栅极。）<br>[0018] このノードＮ２１は、比較部１１に含まれるトランジスタＴ１３のソース及びトランジスタＴ１１，Ｔ１２，Ｔ１３のバックゲートに接続されている。<br>（该节点N21连接到包含在比较部11中的晶体管T13的源极以及晶体管T11、T12、T13的背栅。） | 对比文件明确公开了比较部11包含输入晶体管T11和T12。其中，第一晶体管T11的栅极接收第一输入信号VP，其源极通过T13连接到节点N21（见特征I的论述），即耦合至所述节点。因此，该特征被直接公开。 |
| 技术特征K：耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。《隐含公开》 | [0010] ...入力電圧ＶＮ（第２の入力電圧）は入力トランジスタＴ１２のゲートに入力される。<br>（...输入电压VN（第二输入电压）输入到输入晶体管T12的栅极。）<br>[0028] 入力電圧ＶＰ，ＶＮの電圧差、つまり入力トランジスタＴ１１，Ｔ１２のソース−ゲート間電圧Ｖｇｓに電圧差は、ノードＮ１１，Ｎ１２に流れる電流量に差を生じさせ、ノードＮ１１，Ｎ１２に電位差を生じさせる。<br>（输入电压VP、VN的电压差，即输入晶体管T11、T12的源极-栅极间电压Vgs的电压差，导致流向节点N11、N12的电流量产生差异，从而在节点N11、N12产生电位差。）<br>[0029] 例えば、入力電圧ＶＰが入力電圧ＶＮよりも高い場合、ノードＮ１１の電位がノードＮ１２の電位よりも低くなる。<br>（例如，当输入电压VP高于输入电压VN时，节点N11的电位变得低于节点N12的电位。） | 对比文件明确公开了第二晶体管T12，其栅极接收第二输入信号VN，其源极同样耦合至节点N21（接地参考）。对比文件指出，输入电压差导致T11和T12的Vgs不同，从而造成流向输出节点N11和N12的“電流量に差”（电流量差异）。在动态锁存型比较器中，这种电流量的差异直接决定了各自负载节点（N11， N12）的放电速率，最终通过锁存电路输出比较结果。虽然对比文件没有明确使用“放电速率”一词，但本领域技术人员根据其描述的电流差导致节点电位差并最终锁存的原理，能够毫无疑义地推导出，其输出结果实质上指示了通过T11和T12至接地参考的电流大小或放电速率的比较。因此，该特征被对比文件隐含公开。 |
| 技术特征L：其特征在于，所述节点提供所述比较器的供电参考。《直接公开》 | [0078] トランジスタＴ４１のドレインとキャパシタＣ２１の第１端子との間のノードＮ４１は、比較部４１に含まれるトランジスタＴ３３のソース及びトランジスタＴ３１，Ｔ３２，Ｔ３３のバックゲートに接続されている。<br>（晶体管T41的漏极与电容器C21的第一端子之间的节点N41，连接到比较部41中包含的晶体管T33的源极以及晶体管T31、T32、T33的背栅。）<br>[0088] トランジスタＴ３３がオンすると、入力トランジスタＴ３１，Ｔ３２のソースにはノードＮ４１の電位に応じた制御電圧ＶＣＰ１（＝ＡＶＤ＋Ｖｔｈｐ）が供給される。<br>（当晶体管T33导通时，向输入晶体管T31、T32的源极供给与节点N41的电位相应的控制电压VCP1（=AVD+Vthp）。） | 对比文件在第4实施形态（图9，段落[0072]之后）中描述了一个使用PMOS晶体管作为输入对的比较部41。其中，节点N41被供给给输入晶体管T31、T32的源极。由于T31、T32是PMOS晶体管，其源极电位是它们的电源参考点。节点N41的电压被升压到高于AVD的电压（AVD+Vthp），从而扩展了比较范围。因此，在该实施例中，节点N41提供了比较器的供电参考。该特征被直接公开。 |
| 技术特征M：其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管《直接公开》 | [0072] 入力電圧ＶＰ，ＶＮは、比較部４１の入力トランジスタＴ３１，Ｔ３２に入力される。入力トランジスタＴ３１，Ｔ３２はＰチャネルＭＯＳトランジスタである。入力電圧ＶＰは入力トランジスタＴ３１のゲートに入力され、入力電圧ＶＮは入力トランジスタＴ３２のゲートに入力される。<br>（输入电压VP、VN输入到比较部41的输入晶体管T31、T32。输入晶体管T31、T32是P沟道MOS晶体管。输入电压VP输入到输入晶体管T31的栅极，输入电压VN输入到输入晶体管T32的栅极。）<br>[0078] ...ノードＮ４１は、比較部４１に含まれるトランジスタＴ３３のソース及びトランジスタＴ３１，Ｔ３２，Ｔ３３のバックゲートに接続されている。<br>（...节点N41连接到比较部41中包含的晶体管T33的源极以及晶体管T31、T32、T33的背栅。） | 对比文件在第4实施形态中明确公开了比较部41包含输入晶体管T31和T32。其中，第一晶体管T31的栅极接收第一输入信号VP，其源极通过T33连接到节点N41（见特征L的论述），即耦合至所述节点。因此，该特征被直接公开。 |
| 技术特征N：耦合至所述节点并响应于第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。《直接公开》 | [0072] ...入力電圧ＶＮは入力トランジスタＴ３２のゲートに入力される。<br>（...输入电压VN输入到输入晶体管T32的栅极。）<br>[0089] 入力電圧ＶＰ，ＶＮの電圧差、つまり入力トランジスタＴ３１，Ｔ３２のソース−ゲート間電圧Ｖｇｓに電圧差は、ノードＮ３１，Ｎ３２に流れる電流量に差を生じさせ、ノードＮ３１，Ｎ３２に電位差を生じさせる。<br>（输入电压VP、VN的电压差，即输入晶体管T31、T32的源极-栅极间电压Vgs的电压差，导致流向节点N31、N32的电流量产生差异，从而在节点N31、N32产生电位差。）<br>[0090] 例えば、入力電圧ＶＰが入力電圧ＶＮよりも高い場合、ノードＮ３１の電位がノードＮ３２の電位よりも低くなる。<br>（例如，当输入电压VP高于输入电压VN时，节点N31的电位变得低于节点N32的电位。） | 对比文件明确公开了第二晶体管T32，其栅极接收第二输入信号VN，其源极同样耦合至节点N41（供电参考）。与特征K类似，对比文件指出输入电压差导致T31和T32的Vgs不同，从而造成流向输出节点N31和N32的电流量差异。对于PMOS输入对的动态比较器，电流差异决定了各自负载节点的充电速率，最终输出比较结果。虽然未明确使用“充电速率”，但本领域技术人员根据电路原理可推导出其输出实质上指示了通过T31和T32从供电参考（节点N41）获取电流的速率（即充电速率）的比较。该特征被直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<L>>><<<M>>><<<N>>><<<k>>>