对比文件名称：2007-10-02_US7276953B_发明授权_US07276953B1 Level shifting input buffer circuit
目标专利名称：具有高电压输入能力的单端比较器电路CN104919703B
本次调用的模型名称：DeepSeek
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：输入节点，配置成接收输入电压范围内的输入电压，所述输入电压范围包括第一范围和第二范围** <br>**《隐含公开》** | [0003] ...low voltage transistor-transistor logic (LVTTL) signals can swing from between about 0 to 3.3 volts. <br>[0070] ...a high voltage input signal VINHV can have a maximum voltage greater than a power supply VPW voltage. | 对比文件明确公开了输入节点接收高电压输入信号（例如，LVTTL信号，0至3.3V），该电压范围大于内部电源电压VPW（例如，1.2V）。目标专利中的“第一范围”和“第二范围”对应于输入电压低于或高于某一阈值（如电源电压或参考电压）时的不同工作区域。对比文件虽然没有明确划分出“第一范围”和“第二范围”，但本领域技术人员能够毫无疑义地理解，对于该电平转换电路，输入电压范围必然包含低电平（如接近0V）和高电平（如接近3.3V）两个区域，且电路的行为（如晶体管M206-0的导通、饱和状态）会根据输入电压处于不同范围而改变（见特征C、D的论述）。因此，该技术特征被对比文件隐含公开。 |
| **B：电压受限的输出节点** <br>**《直接公开》** | [0065] ...a gate that receives a high voltage input signal VINHV, and a source that provides an output signal VOP at node N1 that corresponds to the high voltage input signal VINHV. <br>[0072] ...level shifting input section 102 can be conceptualized as clamping an output voltage (e.g., voltage at source of first input transistor 106-0) at a power supply voltage VPW when first input transistor 106-0 is in saturation. | 对比文件公开了第一输入晶体管206-0（或106-0）以源极跟随器配置，其源极节点N1提供输出信号VOP。该节点N1的电压被限制在内部电源电压VPW（例如1.2V）以下，因为当输入电压较高时，晶体管饱和，其源极电压被钳位在VPW左右（栅极电压减去阈值电压后接近VPW，但不会超过VPW）。这与目标专利中“电压受限的输出节点”（如节点A）作用相同，都是将高摆幅的输入电压限制在一个较低的、安全的电压范围内，以供后续电路处理。因此，该技术特征被对比文件直接公开。 |
| **C：第一半导体器件，配置成在所述输入节点处的输入电压落在所述输入电压范围的所述第一范围内时将所述输入节点与所述电压受限的输出节点耦合** <br>**《隐含公开》** | [0065] A first input transistor 106-0 can have a source follower configuration, including a drain connected to a first power supply voltage Vsupp1, a gate that receives a high voltage input signal VINHV, and a source that provides an output signal VOP at node N1 that corresponds to the high voltage input signal VINHV. <br>[0070] ...first input transistor 106-0 can go into saturation as high voltage input signal VINHV surpasses the voltage of power supply VPW. | 对比文件中的第一输入晶体管206-0（NMOS）构成了第一半导体器件。当输入电压VINHV较低（例如低于电源电压VPW与晶体管阈值电压之和）时，该晶体管工作在线性区或饱和区边缘，其源极（节点N1）电压跟随输入电压变化（减去阈值电压），从而将输入节点耦合至输出节点N1。这对应于目标专利中当输入电压在第一范围（例如0至约1.8V-Vthn）时，晶体管M2将输入节点IN耦合至节点A的功能。虽然对比文件未明确界定“第一范围”的具体电压值，但本领域技术人员能够理解，在输入电压处于较低电平的范围内，该源极跟随器晶体管必然执行输入到输出的耦合功能。因此，该技术特征被对比文件隐含公开。 |
| **D：第二半导体器件，配置成在所述输入节点处的所述输入电压落在所述输入电压范围的所述第二范围内时将所述电压受限的输出节点耦合至包括电源电压电平的电源电压源** <br>**《直接公开》** | [0072] ...level shifting input section 102 can be conceptualized as clamping an output voltage (e.g., voltage at source of first input transistor 106-0) at a power supply voltage VPW when first input transistor 106-0 is in saturation. | 对比文件中，当输入电压VINHV足够高（例如高于VPW+Vth）进入第二范围时，第一输入晶体管206-0进入饱和状态。在饱和状态下，该晶体管作为电流源，其源极电压（节点N1）被钳位或拉向电源电压VPW（具体为VPW减去过驱动电压，但接近VPW）。这实质上是通过第一输入晶体管206-0（即第二半导体器件）将电压受限的输出节点（N1）耦合至电源电压源（Vsupp1/VPW）。这与目标专利中第二半导体器件（M1）在输入电压处于高范围时将输出节点耦合至电源轨（1.8V）的作用相同。因此，该技术特征被对比文件直接公开。 |
| **E：其中所述输入电压范围大于所述第一或第二半导体器件任一者的工作范围，并且其中所述输入电压范围大于所述电源电压电平** <br>**《直接公开》** | [0003] ...LVTTL signals can swing from between about 0 to 3.3 volts. However, integrated circuits may be capable of operating internally at much lower voltage levels (e.g., 1.2 volts). <br>[0060] ...the majority of transistors of an integrated circuit containing the input circuit 100 can be low voltage transistors designed to withstand the power supply voltage Vsupp1, but not necessarily a considerably higher voltage, such as a maximum voltage of high voltage input signal VINHV. <br>[0065] ...a power supply voltage Vsupp may be no greater than 2.0 volts... a maximum voltage for high voltage input signal VINHV can be no less than 2.0 volts... | 对比文件明确记载输入信号（如LVTTL）摆幅为0-3.3V（输入电压范围），而内部电源电压VPW/Vsupp1仅为约1.2V（电源电压电平），因此输入电压范围（3.3V）大于电源电压电平（1.2V）。同时，对比文件说明电路中大部分晶体管是低电压器件，其工作电压范围设计为耐受电源电压VPW（如1.2V），但无法承受高输入信号电压（如3.3V）。第一输入晶体管206-0虽然被描述为“高电压晶体管”，但其工作范围仍需满足电路要求，其栅极能承受高电压，但源极和漏极所承受的电压受到电源电压VPW的限制。因此，输入电压范围（0-3.3V）大于该晶体管在电路中的实际工作电压范围（受限于VPW）。该特征被对比文件直接公开。 |
| **F：耦合至所述电压受限的输出节点的单端电压检测电路** <br>**《隐含公开》** | [0056] A compare section 104 can compare potentials between nodes N1 and N2 to generate a low voltage input signal VINLV that corresponds to the high voltage input signal VINHV, but includes a smaller voltage swing. <br>[0076] ...compare section 204 can include a current source section 212, a differential compare section 214, and a load section 216. | 对比文件的比较部分（compare section）204接收来自电压受限的输出节点N1的信号（VOP）以及参考节点N2的信号（VON），并进行差分比较以产生低电压输出信号VDIFF/VINLV。虽然目标专利的“单端电压检测电路”是单端输入（检测节点A的电压），而对比文件采用的是差分比较电路（检测N1和N2的差值），但本领域技术人员可以理解，差分比较电路的一个输入端（如接收VOP的输入端）实质上就是一个单端电压检测电路，其功能是检测该输入端电压相对于参考电压的变化。因此，对比文件隐含公开了耦合至电压受限的输出节点（N1）的电压检测电路（即比较部分204中对应的半边电路）。 |
| **G：其中所述单端电压检测电路包括迟滞生成电路系统以降低所述比较器电路的噪声灵敏度** <br>**《未公开》** | （无对应内容） | 对比文件的说明书中完全没有提及任何迟滞（hysteresis）生成电路或技术。其比较部分204是一个标准的差分放大器，旨在放大差分信号并改善占空比，但并未描述或暗示包含用于降低噪声灵敏度的迟滞功能。因此，该技术特征未被对比文件公开。 |
| **H：其特征在于，所述输入电压范围包括在所述第一范围与所述第二范围之间的第三范围，并且其中在所述输入节点处的所述输入电压落在所述第三范围内时，所述第一和第二半导体器件均不控制所述电压受限的输出节点** <br>**《未公开》** | （无对应内容） | 目标专利明确限定了一个“第三范围”（例如约1.8V-Vthn至1.8V），在此范围内两个主控晶体管（M1, M2）均不导通，导致输出节点A处于“浮置”状态。对比文件中没有任何内容描述或暗示存在这样一个中间电压范围，在该范围内第一输入晶体管206-0既不工作在有效的跟随状态（第一范围），也不工作在饱和钳位状态（第二范围），从而使其输出节点脱离控制（浮置）。对比文件中的电路旨在连续地将输入转换为输出，没有引入这种非受控的中间状态。因此，该技术特征未被对比文件公开。 |
| **I：其特征在于，所述第一和第二半导体器件包括金属氧化物半导体晶体管** <br>**《直接公开》** | [0065] First and second input transistors (106-0 and 106-1) could be high voltage devices. <br>[0075] ...transistors 206-0 and 206-1 can be high voltage n-channel transistors. | 对比文件明确指出第一和第二输入晶体管（106-0, 106-1 或 206-0, 206-1）是晶体管。在集成电路领域，特别是该文件上下文（CMOS电路）中，“transistor”默认指金属氧化物半导体场效应晶体管（MOSFET）。例如，[0075]提到“n-channel transistors”。因此，该技术特征被对比文件直接公开。 |
| **J：其特征在于，所述第一和第二半导体器件的工作范围的最大电压为约1.8V** <br>**《未公开》** | [0065] ...a power supply voltage Vsupp may be no greater than 2.0 volts, preferably no greater than 1.7 volts, even more preferably no greater than 1.3 volts. | 对比文件公开的优选内部电源电压（VPW/Vsupp1）为不超过1.3V（例如1.2V）。虽然提到了“约2.0伏”的上限，但并未明确指出第一和第二半导体器件（输入晶体管）的“工作范围的最大电压为约1.8V”。目标专利中“约1.8V”是其具体实施例参数。对比文件未公开此具体数值特征。 |
| **K：其特征在于，所述迟滞生成电路系统包括二极管式连接的晶体管以及开关晶体管** <br>**《未公开》** | （无对应内容） | 如特征G所述，对比文件未公开任何迟滞生成电路。因此，更不可能公开构成该迟滞电路的具体元件，如“二极管式连接的晶体管以及开关晶体管”。该技术特征未被对比文件公开。 |
| **L：其特征在于，所述比较器电路除了漏泄电流之外不消耗静态电流** <br>**《未公开》** | [0066] First current source circuit 208-0 can provide a direct current (DC) of no more than 7 micro amps (μA)... <br>[0086] ...an input circuit 200 can draw 6 μA. | 对比文件中的电路明确包含有源电流源（208-0, 208-1）为输入晶体管提供偏置电流，并且在比较部分204中也存在由晶体管218提供的偏置电流。这些电流源在电路静态工作时持续消耗电流，并非仅有漏泄电流。例如，[0086]指出整个输入电路消耗6μA电流。这与目标专利强调的“不消耗静态电流”（仅存在漏泄电流）的设计目标和工作原理完全不同。因此，该技术特征未被对比文件公开。 |
<<<B>>><<<D>>><<<E>>><<<I>>><<<a>>><<<c>>><<<f>>>