**对比文件名称**：2001-02-21_TW423217B_发明专利_TW423217B 具有預加强電路之低電壓差分訊號驅動器
**目标专利名称**：365带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
**本次调用的模型名称**：GPT-4
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A：包括：串行化器（未公开）** | 对比文件未提及“串行化器”。其描述为“输入信号IN被施加到电晶体M21-M24的闸极”（见较佳实施例之说明部分），即直接接收差分输入信号，未提及串行化处理过程。 | 目标专利的串行化器（例如，串行化器220）用于将并行数据转换为高速串行差分数据流，是信号源。对比文件中的“输入信号IN”是直接施加给驱动电路的差分信号，未说明其来源或是否有串行化过程。本领域技术人员无法从对比文件中毫无疑义地得出或推理出存在“串行化器”这一特定功能模块。 |
| **特征B：被耦合以从所述串行化器接收差分输入的预驱动器，（未公开）** | 对比文件未提及“预驱动器”。其电路（图2）直接接收输入信号IN并驱动输出负载RL。 | 目标专利中的“预驱动器”是一个独立的信号调理级，位于串行化器和最终驱动器之间，专门用于电平转换和去加重。对比文件的整个电路（图2）是一个完整的“LVDS驱动器”，其输入直接控制输出级，没有设置独立的、功能为电平转换和去加重的“预驱动器”结构。两者功能层级和结构不同。 |
| **特征C：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出（未公开）** | 对比文件中的电流导引电路201由四个NMOS开关M21-M24构成一个H桥结构（见较佳实施例之说明部分：“电流导引电路201具有一种变化后的H桥型电路架构...每个区段V1，V2，V3，V4均包含一个NMOS开关M21，M22，M23，M24。”）。 | 目标专利的核心部件之一是“全PMOS交叉耦合电平转换器”（例如，图4的405），由四个PMOS晶体管构成，用于从低电压域（如1.0V）向高电压域（如1.8V）转换信号电平。对比文件中的开关电路由NMOS晶体管构成，且其功能是电流导引以驱动负载，并非用于在不同功率域之间进行电平转换。两者使用的晶体管类型（PMOS vs NMOS）、电路拓扑（交叉耦合 vs H桥）和核心功能（电平转换 vs 电流驱动）均不相同。 |
| **特征D：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，（未公开）** | 对比文件包含预加强电路，其中有PMOS晶体管M27（见较佳实施例之说明部分：“该预加强电路包含有电晶体M25-M28、反相器IV2-IV5以及一个互斥NOR闸XNOR...作用为电流源的晶体管M27与M28将电流从电压源VDD拉到电流导引电路201之中。”）。 | 目标专利的“去加重PMOS晶体管”（例如，图4的415A-B）与电平转换器并联，用于对信号进行高频补偿（去加重）。对比文件的PMOS晶体管M27是“预加强电路”的一部分，其作用是在输入信号状态转变的短暂期间提供额外的瞬态驱动电流（ID2）以加快切换速度，改善的是驱动器的瞬态响应，而非对信号波形进行特定频率响应的补偿（去加重）。两者功能目的（瞬态加强 vs 频率补偿）和作用机理不同，且对比文件未提及“去加重抽头”这一概念。 |
| **特征E：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合（未公开）** | 如图2所示，晶体管M27（PMOS）和M25（NMOS）并联连接在电压源VDD/地与被驱动的H桥（电流导引电路201）之间。 | 尽管对比文件中存在并联连接的晶体管，但其并联的对象是NMOS H桥（电流导引电路201），而非目标专利所限定的“全PMOS交叉耦合电平转换器”。由于特征C的“交叉耦合电平转换器”未被公开，因此“与交叉耦合电平转换器并联耦合”这一连接关系也未被公开。 |
| **特征F：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。（未公开）** | 对比文件的整个电路（图2）即是一个“LVDS驱动器”，其输出端子（203, 205）直接驱动负载电阻RL。 | 目标专利中的“驱动器”（例如，驱动器235）是位于预驱动器之后、驱动传输线的最终功率级。对比文件的电路是一个集成度较高的单一驱动器，其内部没有区分出独立的“预驱动器”和后续的“驱动器”两级结构。因此，不存在一个独立的、从“预驱动器”接收输入的“驱动器”。 |
| **特征G：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。（未公开）** | 输入信号IN及其反相信号（通过反相器IV1生成）分别控制H桥中成对的NMOS晶体管（M21/M24 和 M22/M23）（见较佳实施例之说明部分：“输入信号IN被施加到电晶体M21-M24的闸极...输入信号IN在被施加到电晶体M22与M23的闸极系被输入到反相器IV1。”）。 | 此特征描述了串行化器输出与特定结构（全PMOS交叉耦合电平转换器）的输入连接关系。由于对比文件既未公开“串行化器”（特征A），也未公开“全PMOS交叉耦合电平转换器”（特征C），因此该特定的连接关系自然也未被公开。 |
| **特征H：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。（未公开）** | 预加强电路中，输入信号IN通过延迟逻辑（反相器IV2-IV4和XNOR门）后控制晶体管M27和M25的栅极（见较佳实施例之说明部分：“输入信号IN被施加到互斥NOR闸XNOR的两个输入A，B...当电晶体M25与M27在对应于输入信号IN的转变之开关M21-M24的开关转变期间内导通时...”）。 | 此特征描述了串行化器输出与去加重PMOS晶体管的输入连接关系。由于对比文件未公开“串行化器”（特征A），也未公开目标专利中定义的“两个去加重PMOS晶体管”（特征D），且其控制路径是通过逻辑电路而非直接耦合，因此该连接关系未被公开。 |
| **特征I：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管（未公开）** | 对比文件图2中，在共同节点COM与地（VSS）之间连接的是电阻器R21。 | 目标专利中（如图4），尾电流控制晶体管（430）是用于设置输出共模电压的有源器件。对比文件中使用的是无源电阻R21，其作用是建立输出低电压VOL（参见式(1)），而非作为受控的电流源。两者器件类型（晶体管 vs 电阻）和功能角色（受控电流源 vs 固定偏置电阻）不同。 |
| **特征J：被耦合以控制所述尾电流控制晶体管的第一电流镜。（未公开）** | 对比文件包含“电流参考电路207”，其包含晶体管M29-M31和电阻R22，用于产生偏置电流IBIAS和IOBIAS（见较佳实施例之说明部分：“电流参考电路207包含电晶体M29-M31以及电阻器R22...偏压电流IBIAS系由电晶体M29所接收，而输出偏压电流IOBIAS系在电晶体M30的汲极处取出。”）。 | 目标专利的第一电流镜（例如，图4的420）专门用于控制尾电流控制晶体管（430）的电流。对比文件的电流参考电路207产生偏置电流，但其主要目的是为了控制预加强电路中的晶体管M26和M28，以提供额外的瞬态驱动电流ID2，而非控制一个连接在电平转换器与地之间的尾电流晶体管。功能目的和控制对象均不同。 |
| **特征K：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。（未公开）** | 电流参考电路207产生的输出偏压电流IOBIAS通过二极管连接的M31控制PMOS晶体管M28的栅极，M28与M27构成电流源，向H桥提供额外电流ID2（见较佳实施例之说明部分：“输出偏压电流IOBIAS被施加到电晶体M28以保持这些电晶体为导通的...当电晶体M27导通时，作用为电流源的电晶体M27与M28将电流从电压源VDD拉到电流导引电路201之中。”）。 | 目标专利的第二电流镜（例如，图4的435）由第一电流镜控制，并专门为两个去加重PMOS晶体管提供偏置电流。对比文件中，由M28（PMOS）和M27（PMOS）构成的电流路径在功能上类似于一个电流镜，为预加强电路提供电流。然而，该电流的提供对象是整个H桥驱动电路（电流导引电路201），而非专门针对“两个去加重PMOS晶体管”。此外，对比文件的预加强电路结构与目标专利的去加重电路结构不同（特征D已论述）。因此，该电流控制结构未被公开用于目标专利所限定的特定目的和连接关系中。 |
| **特征L：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。（未公开）** | 对比文件仅提及电压源VDD和VSS（地），未提及或区分不同的“功率域”。例如，图2中所有电路模块（电流源I2，电流导引电路201，预加强电路）均连接到相同的VDD和VSS。 | 目标专利明确区分了为不同电路模块（如串行化器、电平转换器）供电的不同电压域（如1.0V和1.8V），这是其实现电平转换功能的关键。对比文件的整个电路工作在同一组电源下，未公开“功率域”的概念及其划分。 |
| **特征M：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。（未公开）** | 对比文件背景技术部分提及LVDS驱动器可用于“长距离上、超过100Mbps的资料传输速率”，但未具体列举或限定其集成的设备类型，特别是未提及“HDMI v1.4兼容设备”。 | 目标专利明确其应用场景为高清视频接口（HDMI）传输应用，并具体列举了多种HDMI相关设备。对比文件描述的是通用的“低电压差分信号(LVDS)驱动器”，虽然LVDS技术可能用于视频传输，但对比文件说明书并未将其应用具体限定或关联到HDMI标准或其列出的特定设备列表。因此，该特定的应用集成领域未被公开。 |
| **特征N：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。（隐含公开）** | 对比文件未明确提及“半导体管芯”。然而，其在“较佳实施例之说明”部分描述了具体的晶体管级电路（M21-M31等），并在全文（如背景技术、发明概要）中多次将其称为“电路”、“线驱动器电路”或“驱动器”。 | 虽然对比文件没有明确记载“集成在至少一个半导体管芯上”，但本领域技术人员阅读该专利文献时，能够毫无疑义地理解其所描述的包含多个晶体管（M21-M31）、逻辑门（XNOR）和电阻的复杂电路（图2）是现代集成电路的典型实现方式。此类电路通常被制造并集成在半导体（如硅）管芯上。因此，可以合理推断出对比文件公开的LVDS驱动器电路是集成在半导体管芯上的。这符合“隐含公开”的判断标准，即本领域技术人员有可能通过对比文件的内容（详细的集成电路设计）进行合理推断得出该技术特征。 |
<<<n>>>