返回项目页面
对比文件列表
2000-11-22_EP1054449A_发明公开_EP1054449A2 Magnetic random access memory and fabricating method thereof_+++F_I_J_R_S_t_y+++.docx
2026-03-27 02:57
2000-11-22_EP1054449A_发明公开_EP1054449A3 Magnetic random access memory and fabricating method thereof_+++F_G_H_I_J_R_S_T_k_o_q+++.docx
2026-03-27 02:57
2001-01-16_US6174737B_发明授权_US06174737B1 Magnetic random access memory and fabricating method thereof_+++B_D_F_I_J_S_c_g_h_k_o_p_q_r_t+++.docx
2026-03-27 02:57
2002-05-31_JP2002158381A_发明专利_JP2002158381A Ferromagnetic tunnel junction element and manufacturing method thereof_+++F_G_H_I_J_R_T_a_c_e_q_y+++.docx
2026-03-27 02:57
2002-10-09_EP1248305A_发明公开_EP1248305A2 Method of forming magnetic memory_+++D_F_I_J_O_Q_R_T_a+++.docx
2026-03-27 02:57
2002-10-09_EP1248305A_发明公开_EP1248305A3 Method of forming magnetic memory_+++A_B_D_E_F_G_H_I_J_K_O_P_Q_R_T_c_l_s+++.docx
2026-03-27 02:57
2004-10-19_US6806096B_发明授权_US06806096B1 Integration scheme for avoiding plasma damage in MRAM technology_+++B_D_F_I_J_K_Q_R_S_T_a_b_c_e_g_h_o_p+++.docx
2026-03-27 02:57
2006-09-28_JP2006261592A_发明专利_JP2006261592A Magnetoresistance effect element and its manufacture_+++B_C_D_F_I_J_K_R_S_T_c_l_m_y+++.docx
2026-03-27 02:57
2007-02-01_US2007023806A_发明申请_US20070023806A1 Method and structure for forming slot via bitline for MRAM devices_+++F_I_J_K_O_P_Q_R_S_T_g_h+++.docx
2026-03-27 02:57
2008-08-14_JP2008186861A_发明专利_JP2008186861A Magnetoresistive element and magnetic memory_+++C_D_F_G_H_I_J_K_L_O_P_Q_R+++.docx
2026-03-27 02:57
2009-11-12_JP2009266939A_发明专利_JP2009266939A Manufacturing method of semiconductor device_+++B_D_F_I_J_L_Q_R_T_a_c_o_s_y+++.docx
2026-03-27 02:57
2009-11-19_US2009286368A_发明申请_US20090286368A1 PROCESS FOR PCM INTEGRATION WITH POLY-EMITTER BJT AS ACCESS DEVICE_+++R_S_t_y+++.docx
2026-03-27 02:57
JP2007242663A_Description_20260321_0230_+++F_G_H_I_J_O_P_Q_R_T_a_b_c_e_s_y+++.docx
2026-03-27 02:57
2008-08-14_JP2008186861A_发明专利_JP2008186861A Magnetoresistive element and magnetic memory_+++C_D_F_G_H_I_J_K_L_O_P_Q_R+++.docx

对比文件名称:2008-08-14_JP2008186861A_发明专利_JP2008186861A Magnetoresistive element and magnetic memory

目标专利名称:398具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成CN102687298B

本次调用模型名称:DeepSeek-R1

根据目标专利说明书对技术特征的解释,并结合对比文件内容,现进行特征比对分析如下:

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:在层间或金属间电介质衬底上沉积隔离层<br>**未被公开**对比文件说明书[2]第31-33段:“基板40に選択トランジスタ20等が形成され、この選択トランジスタ20に一端が接続されたプラグ45が設けられている。 そして、磁気抵抗素子1Aは、プラグ45の他端に接続される下部電極2と、...を備えている。”<br>(译文:在基板40上形成选择晶体管20等,并设有其一端连接到选择晶体管20的插塞45。 并且,磁阻元件1A具备:连接到插塞45另一端的下部电极2、...。)目标专利中,“隔离层”(如图7A中的704)用于将底部电极层与层间电介质衬底分开。对比文件描述了在形成有晶体管和插塞的基板上直接形成下部电极2,并未提及在基板/插塞与下部电极之间存在一个专门用于电隔离的“隔离层”结构。因此,该特征未被公开。
**技术特征B**:在所述隔离层和第一接触件上沉积第一电极层,所述第一接触件嵌入于所述层间或金属间电介质衬底中,并且延伸穿过所述隔离层<br>**未被公开**同上。对比文件说明书[2]第31-33段。对比文件公开了“第一接触件”(即插塞45)和“第一电极层”(即下部电极2)。然而,目标专利的特征B明确要求第一电极层沉积在“隔离层”和第一接触件上,且接触件“延伸穿过所述隔离层”。由于对比文件未公开“隔离层”这一结构,因此无法满足“在隔离层上沉积”以及“延伸穿过隔离层”的技术细节。该特征未被完全公开。
**技术特征C**:在所述第一电极层上与所述第一接触件偏移制造磁性装置<br>**直接公开**对比文件说明书[2]第31段及图9、10:“磁気抵抗素子1Aは、プラグ45の他端に接続される下部電極2と、...磁化自由層(記憶層)10と、...を備えている。” “磁化自由層10から上部電極14までの積層膜は、下部電極2から第1トンネルバリア層8までの積層膜よりも膜面面積が小さくなるように構成されている。”<br>(译文:磁阻元件1A具备:连接到插塞45另一端的下部电极2、...磁化自由层(存储层)10、...。从磁化自由层10到上部电极14的积层膜,被构成为其膜面面积小于从下部电极2到第1隧道势垒层8的积层膜。)对比文件明确公开了在下部电极(第一电极层)上形成磁阻元件(磁性装置)。从图10的平面图可以看出,磁阻元件(特别是磁化自由层10)与下方连接晶体管(通过插塞45)的位置是偏移的,并非完全上下对齐。因此,本领域技术人员能够毫无疑义地得出对比文件公开了在电极上制造磁性装置,且该装置与接触件偏移的技术方案。
**技术特征D**:在制造所述磁性装置之后图案化所述第一电极层<br>**直接公开**对比文件说明书[2]第34段及图11(a):“続いて、フォトリソグラフィー技術を用い、上部電極14から磁化自由層10までを100nm×150nmの所定の形状に加工する。... この後、保護膜16として膜厚30nmのSiNを堆積し、続いてフォトリソグラフィー技術を用い、保護膜16から下部電極2までを所定の形状に加工する。”<br>(译文:接着,使用光刻技术,将上部电极14到磁化自由层10加工成100nm×150nm的预定形状。... 此后,作为保护膜16沉积30nm厚的SiN,接着使用光刻技术,将保护膜16到下部电极2加工成预定的形状。)对比文件清晰地描述了先加工(即图案化)磁性装置(上部电极14到磁化自由层10),然后再加工(图案化)下部电极2(第一电极层)的步骤。这完全符合“在制造磁性装置之后图案化第一电极层”的工艺顺序。
**技术特征E**:在经图案化的第一电极层上沉积顶盖层,所述顶盖层围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层<br>**未被公开**对比文件说明书[2]第34段:“この後、保護膜16として膜厚30nmのSiNを堆積し...”对比文件在图案化下部电极2之后沉积了保护膜16。然而,目标专利的“顶盖层”(如图7B中的734)作用是在图案化MTJ后立即沉积以保护其侧壁和顶部,并最终保留在底部电极侧壁(如图7D)。对比文件的保护膜16是在图案化下部电极2之前沉积的(用于作为蚀刻硬掩模?),其沉积时的结构和目的与目标专利的“顶盖层”不同,且说明书未描述该保护膜16“围绕经图案化的第一电极层的边缘延伸并直接接触隔离层”的形态(因为对比文件无“隔离层”)。因此,该特征未被公开。
**技术特征F**:将第一电介质层沉积于所述磁性装置及所述第一电极层上<br>**直接公开**对比文件说明书[2]第34段及图11(b):“次に、図11(b)に示すように、層間絶縁膜としてSiO 2からなる絶縁膜(図示せず)を全面に堆積した後、CMPを用いて、平坦化を施し、上部電極14の上面を露出させる。”<br>(译文:接着,如图11(b)所示,作为层间绝缘膜,将SiO2构成的绝缘膜(未图示)全面沉积后,使用CMP进行平坦化,使上部电极14的上面露出。)对比文件在形成磁性装置(磁阻元件)和下部电极(第一电极层)之后,全面沉积了由SiO2构成的绝缘膜。该绝缘膜覆盖磁性装置和第一电极层,其作用与目标专利中填充空间、进行平坦化的“第一电介质层”(如图7D中的742)相同。因此被直接公开。
**技术特征G**:在沉积所述第一电介质层之后沉积第二电极层<br>**直接公开**对比文件说明书[2]第31段:“磁気抵抗素子1Aは、...上部電極14とを備えている。” 以及第33段:“上部電極14として膜厚60nmのTa層とを順次積層する。”<br>(译文:磁阻元件1A具备...上部电极14。作为上部电极14依次积层60nm厚的Ta层。)对比文件明确公开了“上部电极14”作为第二电极层。从工艺顺序看,该上部电极14是在形成磁性装置层时与其它层一起积层的,其物理位置处于磁性装置之上。在后续的平坦化工艺(对应特征F)后,该上部电极14的顶部被暴露出来,其作为“第二电极层”的功能得以实现。虽然其沉积在平坦化之前,但其作为“电极层”的存在和在磁性装置之上的位置已被公开。本领域技术人员可以理解,在沉积并平坦化绝缘层后,位于磁性装置之上的导电层即构成功能上的“第二电极层”。
**技术特征H**:在沉积所述第二电极层之后图案化所述第二电极层<br>**直接公开**对比文件说明书[2]第34段及图11(a):“続いて、フォトリソグラフィー技術を用い、上部電極14から磁化自由層10までを100nm×150nmの所定の形状に加工する。”<br>(译文:接着,使用光刻技术,将上部电极14到磁化自由层10加工成100nm×150nm的预定形状。)对比文件明确描述了将上部电极14(第二电极层)与下方的磁性装置层(磁化自由层10等)一起进行图案化加工的步骤。这属于在沉积第二电极层之后对其进行图案化。
**技术特征I**:其中所述磁性装置包含磁性隧道结<br>**直接公开**对比文件说明书[2]第2段:“MRAMは、データをMTJ((Magnetic Tunnel Junction))素子の磁化状態により記憶する点に特徴を有する。” 及全文多处描述。<br>(译文:MRAM的特征在于,数据通过MTJ(磁性隧道结)元件的磁化状态来存储。)对比文件全文的核心就是涉及MTJ(磁性隧道结)元件及其制造,其“磁気抵抗素子”即为磁性隧道结(MTJ)。因此被直接公开。
**技术特征J**:其进一步包含将所述磁性隧道结集成到磁性随机存取存储器中<br>**直接公开**对比文件说明书[2]第2段:“固体磁気メモリとして、トンネル磁気抵抗効果を利用する磁気ランダムアクセスメモリ(MRAM)が脚光を浴びている。” 及第30段:“本発明の第2実施形態による磁気メモリを...説明する。”<br>(译文:作为固体磁性存储器,利用隧道磁阻效应的磁性随机存取存储器(MRAM)备受瞩目。说明本发明的第二实施方式的磁性存储器。)对比文件不仅明确提及MRAM,其第二、第三等实施方式均是描述将所发明的磁阻元件(MTJ)集成为磁性存储器(即MRAM)的实施例。因此被直接公开。
**技术特征K**:其进一步包含在沉积所述第二电极层之前平坦化所述第一电介质层<br>**直接公开**对比文件说明书[2]第34段及图11(b):“層間絶縁膜としてSiO 2からなる絶縁膜を全面に堆積した後、CMPを用いて、平坦化を施し、上部電極14の上面を露出させる。”<br>(译文:作为层间绝缘膜,将SiO2构成的绝缘膜全面沉积后,使用CMP进行平坦化,使上部电极14的上面露出。)对比文件在沉积绝缘膜(第一电介质层)后,使用CMP对其进行平坦化,露出了上部电极14(第二电极层)的顶部。这完全符合“在沉积第二电极层之前平坦化第一电介质层”的步骤。这里需要说明的是,对比文件中上部电极14在沉积绝缘膜前已存在,平坦化是为了暴露它;而目标专利中平坦化后沉积第二电极层。虽然顺序略有差异,但“平坦化第一电介质层”这一技术手段本身已被对比文件明确公开。本领域技术人员能够从对比文件中毫无疑义地得出“平坦化第一电介质层”的技术方案。
**技术特征L**:其中沉积顶盖层包含:在制造所述磁性装置之后将第一顶盖层沉积于所述磁性装置上<br>**直接公开**对比文件说明书[2]第34段:“続いて、フォトリソグラフィー技術を用い、上部電極14から磁化自由層10までを...加工する。 この後、保護膜16として膜厚30nmのSiNを堆積し...”<br>(译文:接着,使用光刻技术,将上部电极14到磁化自由层10...加工。此后,作为保护膜16沉积30nm厚的SiN...)对比文件在加工(即制造)磁性装置(上部电极14到磁化自由层10)之后,立即沉积了SiN保护膜16。该保护膜16覆盖在已图案化的磁性装置上,其作用与目标专利中在图案化MTJ后沉积的“第一顶盖层”(图7B中的734)相同,用于保护装置。因此被直接公开。
**技术特征M**:其中沉积顶盖层进一步包含:在沉积所述第一顶盖层之后蚀刻所述第一顶盖层以暴露所述磁性装置的表面<br>**未被公开**无相应内容。对比文件在沉积保护膜16(第一顶盖层)后,没有描述对其进行回蚀以暴露磁性装置(磁化自由层)表面的步骤。而是直接进入后续的图案化下部电极和沉积绝缘膜的步骤。因此,该特征未被公开。
**技术特征N**:及在蚀刻所述第一顶盖层之后且在沉积所述第一电介质层之前,沉积第二顶盖层<br>**未被公开**无相应内容。对比文件未公开在蚀刻第一顶盖层后沉积第二顶盖层的步骤。因此,该特征未被公开。
**技术特征O**:其进一步包含:在图案化所述第二电极层之后沉积第二电介质层<br>**直接公开**对比文件说明书[2]第34段及图11(b)、11(c):“次に、図11(b)に示すように、層間絶縁膜としてSiO 2からなる絶縁膜(図示せず)を全面に堆積した後、CMPを用いて、平坦化を施し、上部電極14の上面を露出させる。 続いて、ビット線として、...順次積層して、所定の形状に加工することによりビット線BLを形成する(図11(c)参照)。”<br>(译文:接着,如图11(b)所示,作为层间绝缘膜,将SiO2构成的绝缘膜(未图示)全面沉积后,使用CMP进行平坦化,使上部电极14的上面露出。 接着,作为比特线,...依次积层,通过加工成预定形状来形成比特线BL(参照图11(c))。)对比文件在图案化第二电极层(上部电极14,见特征H)之后,为了形成比特线BL,先沉积了SiO2绝缘膜(即第二电介质层)并进行平坦化。因此,该特征被直接公开。
**技术特征P**:及平坦化所述第二电介质层<br>**直接公开**同上。对比文件明确记载“CMPを用いて、平坦化を施し”。对比文件在沉积第二电介质层(SiO2绝缘膜)后,明确使用了CMP进行平坦化。因此被直接公开。
**技术特征Q**:其进一步包含:在沉积所述第二电介质层之后图案化到所述第二电极层的电路径<br>**直接公开**对比文件说明书[2]第34段:“続いて、ビット線として、膜厚10nmのTi層、膜厚400nmのAl層、膜厚10nmのTi層、膜厚10nmのTiN層を順次積層して、所定の形状に加工することによりビット線BLを形成する(図11(c)参照)。”<br>(译文:接着,作为比特线,将膜厚10nm的Ti层、膜厚400nm的Al层、膜厚10nm的Ti层、膜厚10nm的TiN层依次积层,通过加工成预定形状来形成比特线BL(参照图11(c))。)对比文件在平坦化第二电介质层后,通过沉积导电层并图案化,形成了比特线BL。该比特线BL与上部电极14(第二电极层)电连接,构成了“到第二电极层的电路径”。因此被直接公开。
**技术特征R**:及用导电材料填充所述电路径<br>**直接公开**同上。对比文件记载了使用Ti、Al等导电材料依次积层以形成比特线BL。用导电材料(Ti、Al等)形成电路径(比特线BL)已被对比文件直接公开。
**技术特征S**:其中图案化所述电路径包含图案化沟槽<br>**未被公开**无相应内容。对比文件未明确描述通过图案化沟槽来形成比特线BL。对比文件仅提及将导电层加工成“所定の形状”以形成比特线,未明确该加工是通过在电介质层中刻蚀沟槽然后填充的方式,还是直接图案化导电层的方式。因此,“图案化沟槽”这一具体手段未被直接或隐含公开。
**技术特征T**:其中图案化所述电路径进一步包含图案化通孔<br>**未被公开**无相应内容。对比文件的描述中,比特线BL直接形成在平坦化的绝缘层上,未提及需要先图案化通孔来连接上部电极14和比特线BL。因此,“图案化通孔”未被公开。
**技术特征U**:其进一步包含在填充所述电路径之后沉积顶部顶盖层<br>**未被公开**无相应内容。对比文件未提及在形成比特线BL(电路径)之后沉积额外的“顶部顶盖层”。因此,该特征未被公开。
**技术特征V**:其中同一掩模产生用于图案化所述第二电极层且图案化所述第一电极层的图案<br>**未被公开**无相应内容。对比文件在图案化上部电极14(第二电极层)和图案化下部电极2(第一电极层)时,分别使用了光刻技术,但未描述使用同一掩模。因此,该特征未被公开。
**技术特征W**:其中沉积顶盖层包含:在制造所述磁性装置之后且在沉积所述第一电介质层之前清洁所述磁性装置<br>**未被公开**无相应内容。对比文件未提及在沉积保护膜16(第一顶盖层)或绝缘膜(第一电介质层)之前,对磁性装置进行清洁的步骤。因此,该特征未被公开。
**技术特征X**:及在清洁所述磁性装置之后将第一顶盖层沉积于所述磁性装置上<br>**直接公开**参见特征L。对比文件公开了在制造磁性装置后沉积第一顶盖层(保护膜16)。特征X是特征L的进一步限定,增加了“清洁”的步骤。由于对比文件未公开“清洁”步骤(特征W),因此特征X作为一个整体(包含清洁)未被公开。但“将第一顶盖层沉积于所述磁性装置上”这一部分已被特征L覆盖。根据审查指南,当附加技术特征未被公开时,该权利要求整体上不被公开。此处,特征X作为一个包含“清洁”与“沉积”的完整技术手段,对比文件未公开其“清洁”部分,故判断为未被公开。
**技术特征Y**:其进一步包含将所述磁性装置集成于以下各者中的至少一者中:机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机<br>**未被公开**无相应内容。对比文件仅涉及磁阻元件及磁存储器本身,未提及其集成到具体的终端电子产品(如音乐播放器、计算机等)中。因此,该特征未被公开。

### 直接/隐含公开判断结果代码

根据上述分析,对比文件直接公开的技术特征有:C, D, F, G, H, I, J, K, L, O, P, Q, R。

对比文件未直接公开或隐含公开技术特征:A, B, E, M, N, S, T, U, V, W, X, Y。

<<<C>>><<<D>>><<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<K>>><<<L>>><<<O>>><<<P>>><<<Q>>><<<R>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE