对比文件名称：2003-04-25_JP2003124362A_发明专利_JP2003124362A Non-volatile semiconductor memory and method of driving the same
目标专利名称：补偿封装电感的可调谐电容器电路CN103189979B
本次调用模型名称：专利创造性评估模型
作为资深专利代理师，我对目标专利和对比文件进行了深入分析。目标专利涉及射频集成电路领域，旨在通过片上可调谐电容器电路与封装电感谐振，以降低工作频率处的接地阻抗。对比文件涉及非易失性半导体存储器领域，主要解决存储器阵列微细化下的读写速度问题，其技术手段围绕存储器单元阵列的布线结构（如位线、源线的分层设计）和选择晶体管控制。两者技术领域、所解决的技术问题及采用的技术手段均存在根本性差异。
以下是根据目标专利权利要求划分的技术特征与对比文件的比对表格：
| 技术特征描述及公开性判断结果 | 对比文件原文引用（翻译成中文） | 公开性论述 |
| **技术特征A**：包括：第一IC接地焊盘，其被直接连接到片上接地节点<br>**判断结果：未公开** | 无相关内容。对比文件描述的是存储器阵列结构，涉及存储器单元、位线、源线、选择晶体管等，但未提及“IC接地焊盘”、“片上接地节点”或任何直接连接的接地结构。 | 目标专利中的“第一IC接地焊盘”和“片上接地节点”是用于为射频集成电路提供低阻抗接地路径的特定结构，其目的是补偿封装电感。对比文件涉及存储器读写操作，其布线（如源线、位线）用于传输数据信号或提供编程/擦除电压，并非用于提供射频接地路径或补偿封装电感。本领域技术人员阅读对比文件无法得到或推理出“直接连接到片上接地节点的第一IC接地焊盘”这一技术特征。 |
| **技术特征B**：第二IC接地焊盘，其经由可调谐电容器电路连接到所述片上接地节点<br>**判断结果：未公开** | 无相关内容。对比文件中未描述任何“可调谐电容器电路”，也未提及通过此类电路连接的第二接地焊盘。 | 目标专利的“第二IC接地焊盘”通过“可调谐电容器电路”连接，旨在形成与封装电感谐振的射频路径。对比文件全文未涉及任何用于与电感谐振的可调谐电容器电路。其电路元件（如选择晶体管）用于控制存储器单元的访问，功能与目标专利的可调谐电容器电路完全不同。因此，该特征未被直接或隐含公开。 |
| **技术特征C**：其中所述可调谐电容器电路的电容与封装电感在所述IC的工作频率处谐振。<br>**判断结果：未公开** | 无相关内容。对比文件未提及“封装电感”、“工作频率处谐振”或利用电容器与电感谐振来补偿阻抗的概念。 | 目标专利的核心思想是通过调节片上电容，使其与封装引线电感在特定工作频率（如射频）下谐振，从而显著降低接地阻抗。对比文件关注的是减少布线间寄生电容以提高读写速度，其技术问题、原理和效果均与“电感补偿和谐振”无关。本领域技术人员无法从对比文件中推理出该技术方案。 |
| **技术特征D**：其特征在于，印刷电路板(PCB)接地节点被连接到所述第一IC接地焊盘和所述第二IC接地焊盘，其中所述封装电感来自于所述第二IC接地焊盘和所述PCB接地节点之间的连接。<br>**判断结果：未公开** | 无相关内容。对比文件描述的是芯片内部的存储器阵列结构，未涉及芯片封装后与外部印刷电路板(PCB)接地节点的连接，也未讨论由这种连接引入的“封装电感”。 | 该特征明确了封装电感的物理来源（IC焊盘到PCB接地的连接），并界定了系统应用场景。对比文件完全在半导体存储器芯片的内部电路层面进行描述，不涉及芯片封装、PCB组装以及由此产生的寄生电感效应。因此，该特征未被公开。 |
| **技术特征E**：其特征在于，当所述可调谐电容器电路与所述封装电感谐振时，所述片上接地节点在所述集成电路的所述工作频率处的阻抗比没有所述可调谐电容器电路的情形要低。<br>**判断结果：未公开** | 无相关内容。对比文件未讨论“片上接地节点”的阻抗，也未涉及通过谐振降低阻抗的技术效果。 | 该特征描述了目标专利方案带来的技术效果。对比文件所追求的技术效果是提高存储器的读写速度，其手段是通过优化布线结构减少电容负载，这与在特定频率通过谐振主动降低接地阻抗的效果在原理和目的上均无关联。因此，该效果未被对比文件公开或暗示。 |
| **技术特征F**：其特征在于，所述可调谐电容器电路包括与开关电容器并联的固定电容器。<br>**判断结果：未公开** | 无相关内容。对比文件未描述任何由“固定电容器”与“开关电容器”并联组成的电路结构。 | 目标专利中“固定电容器与开关电容器并联”是可调谐电容器电路的一种具体实现方式，用于提供可调的基准电容。对比文件中的电路元件服务于存储器功能，不存在为实现与外部电感谐振而设计的此类电容器组合结构。 |
| **技术特征G**：其特征在于，所述开关电容器包括与电容器串联的开关，其中所述开关进行操作以基于控制电压在可调谐电容器排中纳入或排除所述电容器的电容。<br>**判断结果：未公开** | 对比文件中存在由开关（晶体管）控制路径通断的结构，例如“ドレイン選択トランジスタ（漏极选择晶体管）５”（对应图1，段落【００５４】）用于控制副位线（副ビット線３）与主位线（主ビット線６）的连接。晶体管基于控制电压（如ドレイン選択ワード線７上的电压）操作。 | 虽然对比文件公开了“与路径串联的开关（晶体管）”这一基本电路单元，但其应用场景和功能完全不同。在目标专利中，开关与电容器串联构成“开关电容器”，其目的是**有选择地将特定电容值接入谐振路径**，以调谐谐振频率。在对比文件中，选择晶体管与电容器无串联关系，其目的是**选择性地接通或断开位线路径**，以访问特定的存储器单元。两者开关所控制的对象（电容 vs. 信号路径）、所属的电路系统（可调谐谐振电路 vs. 存储器寻址电路）以及所要解决的技术问题均不相同。因此，该特征未被直接公开。从开关控制路径这一非常基础的功能出发，无法合理推断出将其用于控制电容器接入以形成可调谐谐振电路的具体技术方案。 |
| **技术特征H**：其特征在于，所述开关是晶体管。<br>**判断结果：直接公开** | 对比文件中明确使用晶体管作为开关，例如“ドレイン選択トランジスタ（漏极选择晶体管）５”（段落【００５４】）。 | 对比文件公开了使用晶体管（如MOSFET）作为控制路径通断的开关元件。目标专利中的开关同样是晶体管，用于控制电容器的接入。尽管两者应用的电路系统不同，但“开关是晶体管”这一上位技术特征已被对比文件直接公开。本领域技术人员能够毫无疑义地从对比文件得出可以使用晶体管作为开关的技术方案。 |
| **技术特征I**：其特征在于，所述开关是n型金属氧化物半导体(NMOS)场效应晶体管。<br>**判断结果：未公开** | 对比文件未明确指定其所用晶体管的类型为NMOS。其描述为“トランジスタ（晶体管）”，在存储器电路中可能使用NMOS、PMOS或CMOS等多种类型。 | 目标专利将开关具体限定为“NMOS场效应晶体管”。对比文件虽然公开了使用晶体管作为开关，但并未具体公开或暗示必须使用NMOS类型。在半导体电路设计中，晶体管类型的选择取决于具体的工艺、电压和性能要求。因此，该具体限定特征未被直接或隐含公开。 |
| **技术特征J**：其特征在于，所述可调谐电容器电路包括彼此并联并且与所述固定电容器并联的多个开关电容器。<br>**判断结果：未公开** | 无相关内容。对比文件不存在“可调谐电容器电路”，更不存在由多个开关电容器与固定电容器并联组成的结构。 | 该特征是可调谐电容器电路的具体扩展结构。对比文件中完全没有涉及此类电路布局。虽然对比文件中有多个选择晶体管（可视为开关），但它们控制的是不同的位线或源线路径，这些路径并非并联的电容器，功能也非调谐电容。因此，该特征未被公开。 |
| **技术特征K**：其特征在于，所述开关电容器中的所述电容器的电容根据二进制比特递增来增大。<br>**判断结果：未公开** | 无相关内容。对比文件未涉及任何电容器的电容值按二进制权重（如C, 2C, 4C...）进行设计或排列。 | 这是实现数字式电容调谐的一种具体设计方法。对比文件的技术内容围绕存储器阵列设计，与电容器的二进制权重设计无关，无法从中推理出该特征。 |
| **技术特征L**：其特征在于，所述开关电容器中的所述晶体管的接通电阻根据二进制比特递增来增大。<br>**判断结果：未公开** | 无相关内容。对比文件未涉及晶体管尺寸或接通电阻按二进制规律进行设计以匹配电容器阵列。 | 这是为了优化可调谐电容器电路性能（如保持谐振Q值）而采取的特定设计规则。对比文件中的晶体管尺寸设计服务于驱动能力、速度等存储器电路指标，与补偿封装电感的可调谐电容器电路的设计约束完全不同。该特征未被公开。 |
**结论**：
经过逐一比对，除技术特征H（开关是晶体管）被对比文件直接公开外，目标专利权利要求的其余技术特征（A, B, C, D, E, F, G, I, J, K, L）均未被对比文件直接公开或隐含公开。目标专利涉及射频集成电路的封装电感补偿，其核心技术在于通过片上可调谐电容器与封装电感谐振来降低接地阻抗。对比文件涉及非易失性半导体存储器的阵列结构和驱动方法，其核心在于通过优化位线/源线布线层级来提升读写速度。两者属于不同的技术领域，解决不同的技术问题，采用不同的技术手段。对比文件未给出将其中公开的晶体管开关应用于构建与封装电感谐振的可调谐电容器电路的技术启示。
<<<H>>>