返回项目页面
对比文件列表
1988-09-29_None_发明专利_JPS63233460A Method and circuit device for loading initial program loader to secondary computer_+++D_E_J_a_b_g_k+++.docx
2026-03-27 11:54
1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu_+++E_m+++.docx
2026-03-27 11:54
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E+++.docx
2026-03-27 11:54
1997-09-19_None_发明专利_JPH09244902A Download circuit_+++E_J_d_g_k_m+++.docx
2026-03-27 11:54
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++D_E_G_H_I_M_a+++.docx
2026-03-27 11:54
2000-01-21_JP2000020492A_发明专利_JP2000020492A Method for downloading program to sub cpu and nc device therefor_+++D_E_g+++.docx
2026-03-27 11:54
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++A_D_E_G_H_I+++.docx
2026-03-27 11:54
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++D_E_J_h+++.docx
2026-03-27 11:54
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++E_J_d_k+++.docx
2026-03-27 11:54
2004-09-09_JP2004252990A_发明专利_JP2004252990A Computer processor and processing device_+++E_G_M_a_b_c_d_e_f_h_i_l+++.docx
2026-03-27 11:54
2005-05-12_JP2005122759A_发明专利_JP2005122759A Data processing system_+++D_E_J_K_M_a_b_g_h+++.docx
2026-03-27 11:54
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++D_E_H_M+++.docx
2026-03-27 11:54
2007-06-06_EP1793359A_发明公开_EP1793359A4 CONTENT PURCHASE PROCESSING TERMINAL ,METHOD THEREOF, AND PROGRAM_+++E_J_K_M+++.docx
2026-03-27 11:54
2007-06-21_JP2007157150A_发明专利_JP2007157150A Memory system and memory processing method including the same_+++D_E_M+++.docx
2026-03-27 11:54
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++D_E_G_a_k_l+++.docx
2026-03-27 11:54
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++D_E_J_M_a_g_i_k+++.docx
2026-03-27 11:54
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++D_E_M_a_b_c_f_g_h_i_k_l+++.docx
2026-03-27 11:54
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++D_E_H_J_i+++.docx
2026-03-27 11:54
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i+++.docx
2026-03-27 11:54
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++D_E_J_M_f_k+++.docx
2026-03-27 11:54
2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++D_E_G_M_f_j_l+++.docx
2026-03-27 11:54
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++D_E_M+++.docx
2026-03-27 11:54
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++D_E_M+++.docx
2026-03-27 11:54
2010-01-27_CN101636715A_发明公开_CN101636715A 用于多处理器系统的指令通信技术_+++E_k_m+++.docx
2026-03-27 11:54
WO2008001671A1_Description_20260321_0237_+++D_E_J_M_k+++.docx
2026-03-27 11:54
2005-05-12_JP2005122759A_发明专利_JP2005122759A Data processing system_+++D_E_J_K_M_a_b_g_h+++.docx

好的,作为一名资深专利代理师,我将根据您提供的目标专利说明书、权利要求以及对比文件内容,进行严谨的创造性评估。

本次调用的模型名称:GPT-4

对比文件名称:2005-05-12_JP2005122759A_发明专利_JP2005122759A Data processing system

目标专利名称:402在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN102812453B

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A《隐含公开》**<br>次要处理器,其包括:系统存储器,用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器,所述图像标头和每个数据片段是分别接收的。对比文件说明书[2]段记载:“第2のデータプロセッサ101は…内部高速バス108…及びRAM107が接続されている。” 以及 “第1の外部インタフェース回路119は前記RAMをCPU109と第1のデータプロセッサ100との共有メモリもしくは共有バッファとして動作制御する。” 此外,[2]段描述了通过外部接口119将启动程序(相当于可执行软件图像)写入RAM107的过程。**隐含公开**:对比文件公开了第二数据处理器101(相当于次要处理器)包括内部高速总线108连接的RAM107(相当于系统存储器)。外部接口电路119将RAM107作为与第一数据处理器100的共享内存/共享缓冲区(相当于硬件缓冲器)。根据图7的时序图,第一数据处理器100通过外部总线103和接口119向RAM107传输启动程序(boot program),这必然涉及程序数据(可能包含标头和片段)的接收。虽然未明确“分别接收”标头和数据片段,但本领域技术人员知晓,任何程序的传输和加载都必然涉及对程序格式(如标头)和程序主体(数据片段)的接收和处理,这是数据传输的基本逻辑。因此,可以合理推断该硬件缓冲器用于接收可执行图像的相关数据。
**技术特征B《隐含公开》**<br>以及分散加载程序控制器,其配置以:加载所述图像标头。对比文件说明书[2]段记载:“制御回路410はアドレスレジスタADR、データレジスタDAT、コマンドレジスタCMD、アクセス制御レジスタACS、ステータスレジスタSTSなどの制御回路内蔵レジスタを有する。” 以及 “外部バス103を介してRAM107に書き込まれたデータはCPU109が内部バス108を経由してアクセスすることができる。”**隐含公开**:对比文件公开了外部接口电路119中的控制电路410,其包含地址寄存器、数据寄存器、命令寄存器等。这些寄存器及其控制逻辑构成了一个访问控制机制,用于管理从外部总线103到RAM107的数据写入。当第一数据处理器100向RAM107写入启动程序(包含其标头信息)时,正是通过此外部接口电路119的控制逻辑来完成“加载”动作。尽管其名称不是“分散加载程序控制器”,但其在启动程序加载阶段所执行的功能(接收外部数据并写入指定RAM)与本特征中“加载图像标头”的功能实质相同。因此,该控制电路隐含公开了用于加载图像标头(作为启动程序一部分)的控制器。
**技术特征C《未公开》**<br>,至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器。对比文件说明书[2]段记载:“第1のデータプロセッサ100から第1の外部バス103を経由して第2のデータプロセッサ101のブートプログラムをRAM107に書き込み、書き込み後に第2のデータプロセッサ101にRAM107のプログラムを実行させる。” 以及 “CPU109はRAM107内のブートプログラムを実行し、内部高速バス108を経由して、メモリ501,502にブートプログラムを書き込む処理を行なう。”**未公开**:对比文件公开的流程是:1)第一数据处理器100通过接口将整个启动程序写入第二数据处理器的RAM107中;2)然后第二数据处理器的CPU109从RAM107读取并执行该程序,该程序的功能可能是将自身(或其它程序)写入非易失性内存501/502。这不同于目标专利的“分散加载”。目标专利的核心在于:次要处理器中的**专用硬件控制器**(分散加载程序控制器)能够根据**已解析的图像标头**(其中包含多个数据片段的目标地址信息),将随后从主要处理器**流式接收**的各个数据片段**直接**存入系统存储器的**不同指定位置**。对比文件缺少:(1) 对包含多个片段目标地址信息的“图像标头”的解析和利用;(2) 基于此类标头信息,由硬件控制器(而非CPU执行软件)执行的、从硬件缓冲器到系统存储器多个不连续地址的“直接分散加载”过程。对比文件是CPU执行RAM中的程序来完成数据搬运,属于软件拷贝,而非硬件控制的直接分散加载。
**技术特征D《直接公开》**<br>主要处理器,其与存储器耦合,所述存储器存储用于所述次要处理器的所述可执行软件图像。对比文件说明书[2]段记载:“第1の外部バス103にはRAM、ROM,フラッシュメモリ(FLASH)等の複数の外部デバイス102が接続される。” 以及 “第1のデータプロセッサ100に接続しているメモリ505もしくはメモリカード506などの外部記憶…から入力したブートプログラムを第1のデータプロセッサ100が第2のデータプロセッサ101のRAM107に書き込む。”**直接公开**:对比文件明确公开了第一数据处理器100(相当于主要处理器)与外部总线103耦合,外部总线103上连接有ROM、闪存等外部设备102(相当于存储器)。并且明确描述了第一数据处理器100从其连接的外部存储器(内存505或存储卡506)获取启动程序(相当于用于次要处理器的可执行软件图像),并将其写入第二数据处理器101的RAM107中。因此,该技术特征被对比文件直接公开。
**技术特征E《直接公开》**<br>接口,其以通信方式耦合所述主要处理器和所述次要处理器,所述可执行软件图像由所述次要处理器经由所述接口接收。对比文件说明书[2]段记载:“第2のデータプロセッサ101は、第1の外部バス103上のデバイスの1つとして第1の外部インタフェース回路119を介して第1の外部バス103に接続されている。” 以及 “第1のデータプロセッサ100から第1の外部バス103を経由して第2のデータプロセッサ101のブートプログラムをRAM107に書き込み”。**直接公开**:对比文件明确公开了第一数据处理器100和第二数据处理器101通过第一外部总线103连接。第二数据处理器101通过其内部的第一外部接口电路119连接到该总线103。并且明确描述了启动程序(即可执行软件图像)从第一数据处理器100经由该外部总线103(即接口)传输并写入第二数据处理器101的RAM107中。因此,接口及其通信功能被直接公开。
**技术特征F《未公开》**<br>其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器,而不在所述次要处理器上的系统存储器位置之间拷贝数据。对比文件说明书[2]段描述了数据流向:外部总线103 -> 外部接口119 -> RAM107 -> CPU109读取 -> 内部总线108 -> 内存501/502。**未公开**:目标专利此特征强调“零拷贝”思想,即数据从硬件缓冲器通过分散加载控制器直接到达系统存储器的最终目的地,避免了在系统存储器内部(如从临时缓冲区到最终地址)的额外拷贝。对比文件公开的流程中,启动程序数据首先被写入RAM107(此时RAM107充当了接收缓冲区)。随后,CPU109需要从RAM107中读取这些数据(第一次拷贝/访问),再通过内部总线108写入非易失性内存501/502(第二次拷贝)。这个过程明显涉及在第二数据处理器内部存储器(RAM107到内存501/502)之间的数据拷贝/搬运。因此,对比文件未公开“不在系统存储器位置之间拷贝数据”的直接加载方式。
**技术特征G《隐含公开》**<br>其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。对比文件说明书[2]段记载:“第1のデータプロセッサ100から第1の外部バス103を経由して第2のデータプロセッサ101のブートプログラムをRAM107に書き込む。”**隐含公开**:对比文件公开了第一数据处理器100将启动程序(boot program)写入第二数据处理器101的RAM107。此处的“启动程序”即是需要被次要处理器执行的可执行软件图像。本领域技术人员可以理解,在通过总线进行这种固件/程序传输时,所传输的就是该程序的二进制数据(即原始图像数据)。虽然对比文件未明确使用“原始图像数据”一词,但根据其描述的数据传输目的和内容,可以合理推断出所传输的就是可执行软件图像的原始数据。
**技术特征H《隐含公开》**<br>其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。对比文件说明书[2]段记载:“CPU109はRAM107内のブートプログラムを実行し…メモリ501,502にブートプログラムを書き込む処理を行なう。”**隐含公开**:对比文件公开了第二数据处理器的CPU109执行RAM107中的启动程序,该程序的功能包括将程序写入内存501/502。要执行写入操作,该程序必然包含(或能处理)关于目标地址的信息。虽然对比文件未明确提及“图像标头”这一结构,但任何可执行程序在加载或搬运时,都需要确定其在内存中的布局和位置。本领域技术人员可以合理推断,CPU109所执行的启动程序代码本身,或该程序所处理的数据中,必然包含用于确定存储位置的信息(可类比于图像标头的功能)。因此,可以认为次要处理器(通过其CPU运行软件)被配置为处理确定存储位置的信息。
**技术特征I《未公开》**<br>其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。对比文件未描述在接收数据主体(片段)之前,先单独接收并处理一个专门用于描述内存布局的标头,并据此预先确定所有片段位置的过程。**未公开**:此特征强调了一个特定的、时序明确的流程:先接收并处理完整的图像标头,基于标头中的信息预先确定所有数据片段在系统存储器中的目标位置,然后再接收数据片段并直接存放到预定位置。对比文件公开的流程是:先将整个启动程序(标头与数据作为一个整体或顺序流)写入RAM107,然后CPU再执行该程序。没有证据表明存在一个独立的、先于程序主体数据被接收和解析的“图像标头”阶段,也没有表明在接收数据片段前就完全确定了所有片段在RAM中的最终分散地址。目标专利的该特征是实现其高效直接分散加载的关键时序控制,对比文件未公开此具体流程。
**技术特征J《直接公开》**<br>其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器,所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。对比文件说明书[2]段记载:“前記メモリ501,502はユーザプログラム格納領域として利用されることになる。その場合には、第2のデータプロセッサ101がリセット直後に実行するブートプログラムは、前記メモリ501又は502に通常格納される。” 以及图7/8/9的时序显示,在正常启动模式(BT=Low),CPU109从内存501/502中的启动程序开始执行。**直接公开**:对比文件明确公开了第二数据处理器101连接有非易失性内存501和/或502,用于存储启动程序(boot program,相当于引导加载程序)。并且,在正常操作模式下(见图7、8、9),第二数据处理器101上电复位后,即从该非易失性内存501/502中的启动程序开始执行。该启动程序的功能包括处理来自第一数据处理器100的数据传输(例如,接收并更新应用程序),即“起始用于所述次要处理器的所述可执行软件图像的传送”。因此,该技术特征被直接公开。
**技术特征K《直接公开》**<br>其中所述主要和次要处理器位于不同芯片上。对比文件说明书[2]段记载:“図3にはマルチチップモジュールで第2のデータプロセッサ300を構成した場合の例が示される。第2のデータプロセッサ300は第1の外部インタフェース回路119及び切換え回路114の機能を内蔵したチップ301とそれ以外の機能を内蔵したチップ302で構成される。” 以及图1显示第一数据处理器100和第二数据处理器101是两个独立的模块。**直接公开**:对比文件图1的架构图清楚地表明第一数据处理器100和第二数据处理器101是两个分离的方框,代表不同的处理实体。此外,说明书[2]段及图3 explicitly描述了第二数据处理器300可以由多个芯片(301, 302)以多芯片模块(MCM)形式构成。这清楚地揭示了主要处理器和次要处理器可以位于不同的物理芯片上。因此,该特征被直接公开。
**技术特征L《未公开》**<br>其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中,而不将整个可执行软件图像存储在所述硬件缓冲器中。对比文件中,RAM107作为共享缓冲区,接收并存储了从第一数据处理器传输过来的整个启动程序。例如[2]段:“第1のデータプロセッサ100から第1の外部バス103を経由して第2のデータプロセッサ101のブートプログラムをRAM107に書き込み”。**未公开**:此特征强调“部分”加载和“不存储整个图像”。目标专利的分散加载允许边接收数据片段,边根据标头信息将其直接存入最终位置,硬件缓冲器可能只需暂存当前正在传输的片段,而非整个图像。对比文件明确记载了将整个启动程序(boot program)写入RAM107(作为缓冲区)。RAM107存储的是完整的程序映像,然后CPU再从中读取执行或进行后续处理。这与“不将整个图像存储在硬件缓冲器中”的技术手段相反。
**技术特征M《直接公开》**<br>其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。对比文件说明书[2]段记载:“データ処理システムは、特に制限されないが、携帯電話システムとされる。”**直接公开**:对比文件明确其数据处理器系统可应用于便携电话系统(携帯電話システム),即移动电话。因此,该特征“集成到移动电话”被直接公开。虽然未列举其他设备,但“至少一者”的条件已满足。

<<<D>>><<<E>>><<<J>>><<<K>>><<<M>>><<<a>>><<<b>>><<<g>>><<<h>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE