对比文件名称：2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末
目标专利名称：在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN102812453B
本次调用的模型名称：GPT-4
根据目标专利说明书和权利要求书，并结合对比文件内容，现进行特征比对分析如下：
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：次要处理器，其包括：系统存储器，用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器，所述图像标头和每个数据片段是分别接收的。**《未公开》** | [0030] システム１００は、プロセッサＢ１０４に付随してＲＡＭ＿Ｂ１０５を有する。<br>[0032] プロセッサ間インターフェース回路１０７は、プロセッサ１０１，１０４間のデータ通信を行うための回路で、起動時は最初に、プロセッサＡ１０１の信号制御により、プロセッサＡ１０１からの転送データ(ブートローダ（Boo LoaderのCode)）をメモリ書込み制御回路１０６に転送する。 メモリ書込み制御回路１０６は、前記転送データをＲＡＭ＿Ｂ１０５に書込む。<br>（系统100具有与处理器B104相关联的RAM_B105。<br>处理器间接口电路107是用于处理器101、104间数据通信的电路，启动时首先根据处理器A101的信号控制，将来自处理器A101的传送数据（引导加载程序的代码）传送到内存写入控制电路106。内存写入控制电路106将所述传送数据写入RAM_B105。） | 对比文件公开了次要处理器（处理器B104）具有系统存储器（RAM_B105）。对比文件也公开了数据（包括引导加载程序代码和后续的程序分区）通过处理器间接口电路107从主要处理器传送到一个控制电路（内存写入控制电路106），并由该电路写入RAM_B105。内存写入控制电路106和处理器间接口电路107的组合可以理解为一种用于接收数据的“硬件缓冲器”或硬件机制。然而，对比文件并未明确、单独地描述“图像标头”和“数据片段”是“分别接收的”。在对比文件的流程中（如图4、5），主要处理器A101读取并解析ROM中的标头信息（[0040]），然后控制传输相应的程序分区（分割コード）给处理器B。虽然标头信息由处理器A读取，而程序分区数据被传输并写入RAM_B，但这个过程是由主要处理器主导的、连续的“读取-判断-传输”流程，并未在次要处理器侧明确区分出“用于分别接收图像标头和至少一个数据片段的硬件缓冲器”这一独立的技术特征。因此，该技术特征未被对比文件直接或隐含公开。 |
| **技术特征B**：以及分散加载程序控制器，其配置以：加载所述图像标头。**《未公开》** | [0032] ...メモリ書込み制御回路１０６は、前記転送データをＲＡＭ＿Ｂ１０５に書込む。<br>（...内存写入控制电路106将所述传送数据写入RAM_B105。） | 对比文件公开了“内存写入控制电路106”将数据写入RAM_B105。但是，该电路的作用是在主要处理器A101的控制下，将数据写入次要处理器B104的系统存储器。这与目标专利中由“次要处理器”包括的“分散加载程序控制器”在功能和主体上均不相同。目标专利的分散加载程序控制器是次要处理器的一部分，用于主动加载图像标头并基于标头信息控制后续的分散加载。而对比文件的内存写入控制电路106受主要处理器控制，其作用更接近于一个受主处理器指挥的DMA写入引擎，用于将主处理器选定的数据块写入指定内存，并非基于自身加载的标头信息进行控制的“分散加载程序控制器”。因此，该技术特征未被公开。 |
| **技术特征C**：，至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器。**《未公开》** | [0032] メモリ書込み制御回路１０６は、前記転送データをＲＡＭ＿Ｂ１０５に書込む。<br>[0040] ...プロセッサＡ１０１がＲＯＭ１０２に格納されたプロセッサＢ１０４用プログラムにアクセスし、その分割ごとに、プロセッサＢ１０４に転送を要するか否かを判定する。<br>（内存写入控制电路106将所述传送数据写入RAM_B105。<br>...处理器A101访问ROM102中存储的处理器B104用程序，对其每个分区，判断是否需要向处理器B104传输。） | 对比文件公开了内存写入控制电路106将数据写入RAM_B105。写入操作可以理解为一种“加载”。但是，目标专利的核心“分散加载”是指根据图像标头中的信息，将不同的数据片段加载到系统存储器中非连续的不同位置。对比文件虽然程序在ROM中是分区的（分割コード），并且根据启动模式选择性地传输某些分区（[0040]），但并未描述这些分区被加载到RAM_B105中的多个、非连续的、由标头指定的不同地址。对比文件图2、3描述的标头信息包含分区大小和启动模式相关性，并未明确提及每个分区在RAM中的目标加载地址。其传输过程更可能是在主要处理器控制下，将选中的分区数据块顺序写入RAM_B的连续或预定区域。因此，对比文件没有公开“基于图像标头进行分散加载”这一技术特征。 |
| **技术特征D**：主要处理器，其与存储器耦合，所述存储器存储用于所述次要处理器的所述可执行软件图像。**《直接公开》** | [0030] プロセッサＡ１０１とプロセッサＢ１０４のプログラムは、共にＲＯＭ１０２に格納されている。<br>（处理器A101和处理器B104的程序，共同存储在ROM102中。）<br>[0031] ＲＯＭ１０２は物理的に１つである必要はなく、プロセッサＢ１０４のプログラムも併せて格納し、プロセッサＡ１０１のメモリバスに接続されていればよい。<br>（ROM102不一定必须是物理上一个，只要一并存储处理器B104的程序，并连接到处理器A101的内存总线即可。） | 对比文件明确公开了主要处理器（处理器A101）与存储器（ROM102）耦合，且该存储器存储了用于次要处理器（处理器B104）的程序（即可执行软件图像）。作用完全相同，都是作为集中存储次要处理器软件图像的存储介质。因此，该技术特征被直接公开。 |
| **技术特征E**：接口，其以通信方式耦合所述主要处理器和所述次要处理器，所述可执行软件图像由所述次要处理器经由所述接口接收。**《直接公开》** | [0030] システムは、プロセッサＡ１０１とプロセッサＢ１０４とのインターフェースとしてプロセッサ間インターフェース回路１０７...を含んでいる。<br>（系统包括作为处理器A101和处理器B104之间接口的处理器间接口电路107...）<br>[0032] プロセッサ間インターフェース回路１０７は、プロセッサ１０１，１０４間のデータ通信を行うための回路で、起動時は最初に、プロセッサＡ１０１の信号制御により、プロセッサＡ１０１からの転送データ...をメモリ書込み制御回路１０６に転送する。<br>（处理器间接口电路107是用于处理器101、104间数据通信的电路...） | 对比文件明确公开了接口（处理器间接口电路107）以通信方式耦合主要处理器和次要处理器，并且用于次要处理器的程序数据（可执行软件图像）经由该接口从主要处理器传输到与次要处理器相关的内存写入控制电路/存储器。作用完全相同，都是提供处理器间的通信通道以传输软件图像。因此，该技术特征被直接公开。 |
| **技术特征F**：其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器，而不在所述次要处理器上的系统存储器位置之间拷贝数据。**《未公开》** | 未发现相关内容。 | 对比文件完全没有提及在次要处理器的系统存储器内部进行数据拷贝的问题，更没有提及“避免在系统存储器位置之间拷贝数据”这一目的或效果。目标专利的该特征旨在强调直接加载、零拷贝的优势，而对比文件未涉及此概念。因此，该技术特征未被公开。 |
| **技术特征G**：其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。**《未公开》** | [0034] プロセッサＢ１０４用プログラムは圧縮暗号化されたままの形でプロセッサＡ１０１から転送してもよく...<br>（处理器B104用程序也可以以压缩加密的形式从处理器A101传输...）<br>[0037] ...プログラム本体を領域毎に圧縮や暗号化して格納する構成も可能である。<br>（...也可以采用将程序主体按每个区域压缩或加密后存储的构成。） | 对比文件明确教导，传输给次要处理器的程序数据可以是压缩和/或加密的（[0034], [0037]），这意味着传输的不是“原始图像数据”。目标专利强调传输“原始图像数据”（见说明书[0059]），以区别于需要处理包头的传统方式。对比文件的技术路径与之不同，涉及选择性传输和可能的数据解压/解密。因此，该技术特征未被公开。 |
| **技术特征H**：其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。**《未公开》** | [0040] ...プロセッサＡ１０１がＲＯＭ１０２に格納されたプロセッサＢ１０４用プログラムにアクセスし、その分割ごとに、プロセッサＢ１０４に転送を要するか否かを判定する。<br>（...处理器A101访问ROM102中存储的处理器B104用程序，对其每个分区，判断是否需要向处理器B104传输。）<br>[0037] ...ヘッダ部はプロセッサＡ１０１が直接読んで解釈できる形式とする。<br>（...标头部分采用处理器A101能够直接读取并解释的形式。） | 对比文件明确描述，是主要处理器（处理器A101）访问ROM、读取并解释（处理）标头信息（ヘッダ），以判断哪些程序分区需要传输（[0040], [0037]）。整个处理标头并决策的过程由主要处理器完成。次要处理器（处理器B104）在引导加载程序运行前处于复位状态，并未被描述为具有处理图像标头以确定存储位置的功能。因此，该技术特征未被公开。 |
| **技术特征I**：其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。**《未公开》** | 同特征H的引用。 | 如上所述，对比文件中处理标头并做出传输决定的是主要处理器，而非次要处理器。次要处理器在接收数据片段前并未基于自身接收到的标头来确定存储位置。决定传输哪些内容以及如何写入（通过内存写入控制电路）是由主要处理器主导的。因此，该技术特征未被公开。 |
| **技术特征J**：其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器，所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。**《未公开》** | [0032] ...起動時は最初に...転送データ(ブートローダ（Boo LoaderのCode)）をメモリ書込み制御回路１０６に転送する。<br>[0033] Boot Loaderのコード（Code）転送完了後...プロセッサＢ１０４はＲＡＭ＿Ｂ１０５に書込まれたBoot Loaderの実行を開始し...<br>（...启动时首先...将传送数据（引导加载程序的代码）传送到内存写入控制电路106。<br>引导加载程序的代码传送完成后...处理器B104开始执行写入RAM_B105的引导加载程序...）<br>[0037] ...プロセッサＢ１０４のBoot Loaderは、ＲＯＭ１０２内に別に格納されている。<br>（...处理器B104的引导加载程序，另行存储在ROM102内。） | 对比文件公开了存在引导加载程序（Boot Loader），并且该程序最初存储在ROM102中（[0037]），该ROM102是主要处理器A101也能访问的集中存储器，并非“次要处理器进一步包括的...非易失性存储器”。引导加载程序由主要处理器控制传输并写入次要处理器的RAM中，然后由次要处理器执行。引导加载程序执行后参与后续程序本体的接收（[0033]），但“起始”传送的指令和控制在对比文件中是由主要处理器根据启动模式做出的（参见图5流程ST501-ST504），并非由次要处理器存储的引导加载程序起始。因此，该技术特征未被公开。 |
| **技术特征K**：其中所述主要和次要处理器位于不同芯片上。**《未公开》** | 未发现明确说明处理器是否位于不同芯片上的内容。 | 对比文件虽然描述了包含两个处理器（A和B）的系统，但并未明确指出这两个处理器是位于同一芯片封装（如SoC）内还是不同的物理芯片上。说明书和附图中没有提供足以让本领域技术人员毫无疑义地推断出它们必然位于不同芯片上的信息。因此，该技术特征未被公开。 |
| **技术特征L**：其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中，而不将整个可执行软件图像存储在所述硬件缓冲器中。**《未公开》** | 未发现相关内容。 | 对比文件完全没有提及“硬件缓冲器”存储“整个可执行软件图像”的概念。其描述的数据流是从ROM到主要处理器控制的内存写入电路，再到RAM_B，未涉及与目标专利中“硬件缓冲器”相对应的部件是否存在以及如何存储整个图像。因此，该技术特征未被公开。 |
| **技术特征M**：其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。**《直接公开》** | [0001] 本発明は、マルチプロセッサを搭載した携帯端末に関し...<br>（本发明涉及搭载多处理器的便携终端...）<br>[0002] 携帯電話機、携帯情報端末などの携帯端末は...<br>（移动电话、便携信息终端等便携终端...）<br>[0048] ...携帯電話機に適用すれば...<br>（...如果应用于移动电话...）<br>[0055] 図９は、マルチシステムプロセッサを用いた携帯電話機のブロック図である。<br>（图9是使用多系统处理器的移动电话的框图。） | 对比文件在发明背景、具体实施方式及实施例中，明确且多次地将本发明的多处理器系统应用于“携帯電話機”（移动电话），并提及“携帯端末”（便携终端）。移动电话属于权利要求M所列举的“移动电话”范畴。因此，该技术特征被直接公开。 |
<<<D>>><<<E>>><<<M>>>