对比文件名称：2009-05-12_US7532505B_发明授权_US07532505B1 Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
目标专利名称：制造磁性随机存取存储器的系统和方法CN102484111B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 所述方法包含：将金属层的一部分形成为具有大体上直线状部分的源极线<br>**《隐含公开》** | 说明书第[0003]段：“...a source line 28 connected to the selection transistor 22...”； 说明书第[0006]段：“...a conventional source line 48.”； 说明书第[0031]段：“...and source lines connected to the sources of the selection transistors.”； 附图2、3、8、9等均描绘了源极线（source line）。 | 对比文件多次提及并图示了源极线（source line），例如图2中的28、图3中的48、图8中的126等。源极线是存储器阵列中向选择晶体管（selection transistor）提供电流的常规导电结构。本领域技术人员公知，在集成电路制造中，此类互连线通常在某一金属层中通过图案化工艺形成。虽然对比文件未明确描述其形状为“直线状”，但从附图2、3、8、9中可以清楚地看出，所描绘的源极线均为笔直的线条，即具有“大体上直线状部分”。因此，对比文件隐含公开了在金属层中形成具有大体上直线状部分的源极线这一技术特征。 |
| **技术特征B：** 使用第一通孔将所述源极线在所述大体上直线状部分处耦合到第一晶体管<br>**《隐含公开》** | 说明书第[0003]段：“...a source line 28 connected to the selection transistor 22...”； 说明书第[0006]段及图3：描绘了源极线48、选择晶体管42和磁性元件10的连接关系。 | 对比文件公开了源极线（28，48）连接到选择晶体管（22，42）。在半导体器件结构中，位于不同金属层之间的电性连接通常通过“通孔”（via）实现。本领域技术人员结合附图（如图3所示结构）可以毫无疑义地推断，源极线与选择晶体管的源极端子之间的连接必然需要通过通孔来实现，因为两者通常位于不同的物理层次（如金属层和硅基层）。因此，对比文件隐含公开了使用通孔将源极线耦合到晶体管。 |
| **技术特征C：** 其中所述第一晶体管经配置以将从所述源极线接收的第一电流供应到第一磁性隧道结装置<br>**《直接公开》** | 说明书第[0006]段：“The conventional storage cell 40 includes a conventional magnetic element 10 that is typically an MTJ and a selection transistor 42. ... When the selection transistor 42 is activated by the conventional word line 46 and a current is passed through the magnetic element 10...”； 说明书第[0031]段：“Each magnetic storage cell includes a magnetic element and a selection device that is preferably a selection transistor. The magnetic element is programmable due to spin transfer when a sufficient write current is passed through the magnetic element.” | 对比文件明确公开了磁性存储单元（40）包括磁性元件（10，通常是MTJ）和选择晶体管（42）。当字线激活选择晶体管时，电流流经磁性元件（MTJ）以实现编程或读取。该电流的路径必然是从源极线，经过导通的晶体管，再流至磁性隧道结（MTJ）装置。因此，对比文件直接公开了第一晶体管（选择晶体管）被配置为将从源极线接收的电流供应到第一磁性隧道结装置。 |
| **技术特征D：** 使用第二通孔将所述源极线耦合到第二晶体管<br>**《未公开》** | 无对应描述。 | 对比文件全文仅描述了单个存储单元及其选择晶体管与源极线的连接（如图2、3、8、9所示的单元结构），并未描述或暗示一条源极线同时耦合到两个独立的晶体管，并由这两个晶体管分别向两个独立的磁性隧道结（MTJ）装置供电的结构。目标专利权利要求中的“第二晶体管”是一个独立的晶体管，与“第一晶体管”分别服务于不同的MTJ装置（如说明书图1中的102和104单元）。对比文件未公开此种共享源极线的双单元镜像布局。 |
| **技术特征E：** 其中所述第二晶体管经配置以将从所述源极线接收的第二电流供应到第二磁性隧道结装置<br>**《未公开》** | 无对应描述。 | 如特征D所述，对比文件未公开一条源极线连接两个独立晶体管并为两个独立MTJ装置供电的结构，因此自然也未能公开第二晶体管的此项配置功能。 |
| **技术特征F：** 其中所述第一通孔将所述源极线连接到另一金属层内的分路器<br>**《未公开》** | 无对应描述。 | 对比文件中仅描述了源极线与选择晶体管的直接或通过通孔的连接，并未提及在源极线和晶体管之间还存在一个位于“另一金属层内”的、被称为“分路器”（源极接点分路器106）的中间导电结构。该分路器是目标专利中用于连接多个源极接点以降低接触电阻的特定部件。对比文件未公开此特征。 |
| **技术特征G：** 且其中所述分路器耦合到：第一源极接点，其耦合到所述第一晶体管的源极端子<br>**《未公开》** | 无对应描述。 | 由于对比文件未公开特征F中的“分路器”，因此连接该分路器的“第一源极接点”自然也未被公开。对比文件未描述晶体管源极端子通过多个分离的“接点”与上层金属结构连接。 |
| **技术特征H：** 第二源极接点，其耦合到所述第一晶体管的所述源极端子。<br>**《未公开》** | 无对应描述。 | 同上，对比文件未公开通过多个源极接点（如目标专利中的116）连接晶体管的源极与分路器的结构。 |
| **技术特征I：** 其中所述源极线大体上无支路。<br>**《隐含公开》** | 说明书附图2、3、8、9。 | 对比文件各附图（如2，3，8，9）中描绘的源极线（28，48，126，126’）均为简单的直线段，没有显示出任何分支结构。在存储器阵列的常规布局中，源极线通常沿一个方向（如行或列）延伸，以向一排或一列存储单元供电，其形状本身就是“大体上无支路”的。本领域技术人员观察附图可以合理推断出对比文件中的源极线是无支路的。因此，该特征被隐含公开。 |
| **技术特征J：** 其中所述金属层为大体上平面的且定位于与所述第一晶体管相距第一距离处且与所述第二晶体管相距第二距离处。<br>**《隐含公开》** | 说明书附图2、3、8、9展示了源极线（金属互连线）与晶体管（位于硅基底上）之间的空间位置关系。 | 对比文件中的源极线作为互连线，必然形成于某一平面金属层中（即“大体上平面的”）。晶体管（如选择晶体管42）制作在半导体衬底上。从附图所示的立体结构可以看出，源极线位于晶体管上方，二者之间存在垂直距离。虽然对比文件未明确描述一条源极线与“两个晶体管”的距离关系（因其未公开双晶体管共享源极线的结构），但本领域技术人员可以理解，对于任何一条源极线与其所连接的晶体管（或其所经过的晶体管上方）而言，都存在一个确定的垂直距离。该特征描述的是源极线金属层与晶体管之间基本的三维空间位置关系，这在任何具有多层互连的半导体器件中都是固有的、隐含存在的。 |
| **技术特征K：** 其中所述第一距离与所述第二距离大体上相同。<br>**《未公开》** | 无对应描述。 | 该特征限定了源极线到两个不同晶体管的距离大体相同。由于对比文件未公开如目标专利图1所示的、一条源极线平行跨越两个镜像对称的晶体管单元的结构（特征D、E未公开），因此不存在对比“第一距离”和“第二距离”的基础。对比文件未公开此种特定的布局关系。 |
| **技术特征L：** 其中通过使用第三通孔和第四通孔将所述源极线的一部分与另一导电线的大体上直线状部分并联连接。<br>**《未公开》** | 无对应描述。 | 对比文件全文未提及为了降低源极线电阻而使用额外的导电线（并联导线240）并通过多个通孔（230, 232）与源极线并联连接的技术手段。这是目标专利中用于改善性能的特定设计。 |
| **技术特征M：** 其中形成所述金属层、将所述源极线电连接到所述第一晶体管和将所述源极线电连接到所述第二晶体管由集成到电子装置中的处理器控制。<br>**《未公开》** | 无对应描述。 | 对比文件涉及存储器单元结构、操作方法和电路设计，属于器件物理和电路层面。它并未涉及这些制造步骤（如形成金属层、制作通孔等）是由“集成到电子装置中的处理器控制”的。该特征描述的是一个制造过程控制系统层面的特征，超出了对比文件所公开的技术内容范围。 |
<<<C>>><<<a>>><<<b>>><<<i>>><<<j>>>