对比文件名称：2006-02-16_US2006034326A_发明申请_US20060034326A1 High data rate interface apparatus and method
目标专利名称：432多重发射器系统及方法CN101965708B
模型名称：DeepSeek
## 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：第一发射器，其耦合到第一发射线路《直接公开》 | 说明书第[0187]段：“The primary path or mechanism for transferring data through the MDDI uses data signals labeled as MDDI_Data0+/− and MDDI_Stb+/−. Each of these is low voltage data signals that are transferred over a differential pair of wires in a cable.” 附图5、6显示了主机（202）包含驱动数据线路的驱动器。 | 对比文件明确公开了用于数据传输的数据信号对，例如MDDI_Data0+/−。本领域技术人员能够毫无疑义地理解，这些信号需要由相应的发射器（驱动器）来驱动，并且该发射器耦合到其对应的发射线路（差分对）。因此，技术特征A被直接公开。 |
| **技术特征B**：第二发射器，其耦合到第二发射线路《直接公开》 | 说明书第[0190]段：“The Type 2 interface contains one additional data pair ... referred to as MDDI_Data1+/−. The Type 3 interface contains two additional data pairs ... MDDI_Data2+/−, and MDDI_Data3+/−.” 表I列出了Type 2、3、4接口的额外数据对。 | 对比文件明确公开了除第一数据对外的其他数据对，例如MDDI_Data1+/−。这些数据对同样需要由相应的发射器驱动并耦合到其线路。因此，技术特征B被直接公开。 |
| **技术特征C**：第三发射器，其耦合到第三发射线路，其中所述三个发射器中的两者为传导的且其中所述三个发射器中的至少一者为不传导的《未公开》 | 说明书第[0274]段：“In the low-power hibernation state, the MDDI_Data0 driver is disabled into a high-impedance state ... For Type-2, Type-3, or Type-4 links the MDDI_Data1 through MDDI_DataPwr7 signals are also placed in a high-impedance state...” | 对比文件虽然提到了驱动器的“高阻抗状态”，但这发生在链路关闭进入休眠状态时，目的是完全关断链路以节能。而目标专利的技术特征C是指在**正常数据传输期间**，三个发射器中始终只有两个处于传导（活动）状态，至少一个处于不传导（高阻）状态，这是一种特定的、持续的数据编码和传输方式，旨在降低动态功耗。对比文件没有描述在正常数据传输时，多个发射器（如三个）以“仅两个传导，一个不传导”的特定模式进行操作。因此，该技术特征既未被直接公开，也无法从对比文件隐含得出。 |
| **技术特征D**：并且中系统的信号传输状态基于流经发射器的电流的极性《直接公开》 | 说明书第[0425]段（对应图42B描述）：“A switched differential output stage routes the current source to either the positive or negative driver output.” 表IXa-b参数“IOD+”和“IOD−”定义了驱动差分输出高/低电流。 | 对比文件公开的驱动器是差分电流模式驱动器，其逻辑状态（“1”或“0”）由输出电流的方向（极性）决定，即电流从正端流出或从负端流入。这明确对应于“信号传输状态基于流经发射器的电流的极性”。因此，技术特征D被直接公开。 |
| **技术特征E**：且其中通过在每一时钟循环均迫使信号传输状态转变以及禁止信号传输状态之间的自转变而嵌入时钟信号《未公开》 | 说明书第[0564]-[0567]段描述了“DATA-STB”编码：通过数据（DATA）和选通（STB）信号的异或恢复时钟，STB在DATA不变时翻转。这是一种嵌入时钟的机制。 | 对比文件公开了一种通过“DATA-STB”编码在数据流中嵌入时钟信息的机制。然而，该机制的原理与目标专利特征E不同。目标专利是通过禁止信号传输状态的自转变（即每个时钟周期状态必须改变）来嵌入时钟。而对比文件的机制是基于数据和选通信号的逻辑关系，并未涉及对发射器信号传输状态序列施加“禁止自转变”的规则。两者实现时钟嵌入的原理不同，本领域技术人员不能从对比文件的DATA-STB编码直接且毫无疑义地得出目标专利的特定方法。因此，技术特征E未被直接公开，也无法合理隐含得出。 |
| **技术特征F**：其中每一发射器为三态装置《直接公开》 | 说明书第[0274]段：“In the low-power hibernation state, the MDDI_Data0 driver is disabled into a high-impedance state...” | 对比文件明确描述了驱动器的输出可以被禁用并进入高阻抗状态（高阻态），这是三态装置的典型特征。因此，技术特征F被直接公开。 |
| **技术特征G**：其中数据编码器耦合到每一发射器《直接公开》 | 说明书第[0212]段：“The host link controller employs a state machine for processing data packets...” 附图5、6显示了主机中的MDDI链路控制器（402，502），其生成并处理数据包，并连接到驱动器。 | 对比文件公开的主机链路控制器负责生成和处理各种数据包（如视频流、音频流包），其功能相当于目标专利中的数据编码器。该控制器/编码器的输出连接到驱动数据线路的发射器（驱动器）。因此，技术特征G被直接公开。 |
| **技术特征H**：其中所述发射线路具有Y终止《未公开》 | 说明书第[0572]段：“Each differential pair is parallel-terminated with the characteristic impedance of the cable ... Generally, all parallel-terminations reside in the client device.” | 对比文件公开了差分信号对在客户端进行并联端接，这是一种常见的差分端接方式。然而，“Y终止”是并联端接的一种特定拓扑结构，其特点是将多个传输线的端接电阻连接到一个公共节点。对比文件仅提及了“并联端接”，并未描述其具体的拓扑连接是否为“Y”形结构。本领域技术人员不能从“并联端接”直接且毫无疑义地推断出必然是“Y终止”。因此，技术特征H未被直接公开，也无法合理隐含得出。 |
| **技术特征I**：其中所述发射线路具有共同模式终止《未公开》 | 同技术特征H引用。 | “共同模式终止”侧重于抑制共模噪声，通常可以通过特定的端接网络（如Y终止）实现。对比文件仅提及了差分端的并联端接，并未明确提及或描述其具有“共同模式终止”的特性或效果。因此，技术特征I未被直接公开，也无法合理隐含得出。 |
| **技术特征J**：其中所述发射线路包含柔性电缆《直接公开》 | 说明书第[0145]段：“This mechanism lends itself to implementation with ... thin flexible cables...” | 对比文件明确提到了接口可以使用“细柔性电缆”。因此，技术特征J被直接公开。 |
| **技术特征K**：其中所述发射线路中的至少两者包括双绞线《直接公开》 | 说明书第[0191]段：“Cabling generally used ... contains three twisted pairs of conductors...” | 对比文件明确说明所用电缆包含多个“双绞线对”。因此，技术特征K被直接公开。 |
| **技术特征L**：其中所述发射线路包含三绞线《未公开》 | 未找到相关描述。 | “三绞线”是一种特定的电缆结构。对比文件只提到了“双绞线对”，并未提及“三绞线”。因此，技术特征L未被公开。 |
<<<A>>><<<B>>><<<D>>><<<F>>><<<G>>><<<J>>><<<K>>>