对比文件名称：DE69706954D1 Low voltage push-pull mixer
目标专利名称：CN102204085B 437混频器架构
本次调用模型名称：gpt-4
根据目标专利说明书和权利要求书，以及对比文件DE69706954D1的内容，现进行特征比对分析如下：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述设备包含：单端部分，《直接公开》 | [0013] “The mixer has a first input for receiving a first signal (X) and a second input for receiving a second signal (Y).” 以及 [0014] “The second input signal Y is single-ended.” | 对比文件明确记载了混频器具有用于接收第二信号Y的第二输入，并且该第二输入信号Y是单端的。这意味着该混频器必然包含用于处理该单端信号的部分，即“单端部分”。因此，本领域技术人员能够毫无疑义地确定对比文件公开了设备包含单端部分。 |
| **技术特征B**：其包含第一晶体管对，‘所述第一晶体管对的第一输入耦合到所述单端第一信号，《直接公开》 | [0015] “A first transistor M1 has its source connected to the second input (Y). A second transistor M2 has its source connected to the second input (Y).” | 对比文件明确公开了第一晶体管M1和第二晶体管M2的源极（即第一输入）都连接到第二输入Y，而Y是单端信号。这直接对应于“第一晶体管对的第一输入耦合到所述单端第一信号”。 |
| **技术特征C**：’所述第一晶体管对的栅极输入耦合到所述差动第二信号，《直接公开》 | [0015] “The gate of the first transistor M1 is connected to the first input (X). The gate of the second transistor M2 is connected to an inverted version of the first input (-X).” | 对比文件明确公开了第一晶体管M1的栅极连接到第一输入X，第二晶体管M2的栅极连接到第一输入的反相信号-X。输入X和-X构成一对差动信号，即“差动第二信号”。因此，第一晶体管对的栅极输入耦合到了差动第二信号。 |
| **技术特征D**：‘所述第一晶体管对耦合到所述差动输出信号，’《直接公开》 | [0015] “The drains of the first and third transistors M1, M3 are connected together to provide a first output (Out+). The drains of the second and fourth transistors M2, M4 are connected together to provide a second output (Out-).” | 对比文件明确公开了第一晶体管M1的漏极与第三晶体管M3的漏极连接在一起提供第一输出Out+，第二晶体管M2的漏极与第四晶体管M4的漏极连接在一起提供第二输出Out-。Out+和Out-构成差动输出信号。因此，第一晶体管对（M1， M2）通过其漏极连接到了差动输出信号。 |
| **技术特征E**：其中所述第一晶体管对经配置以不具有偏置电流《直接公开》 | [0012] “It is an object of the invention to provide a mixer which can operate at low supply voltages and which does not require a bias current.” 以及 [0015] “The transistors M1, M2, M3, M4 are operated without a bias current.” | 对比文件明确指出了本发明的目的之一是提供一种不需要偏置电流的混频器，并且在具体实施方式中明确指出晶体管M1， M2， M3， M4在没有偏置电流的情况下工作。这直接公开了第一晶体管对（M1， M2）被配置为不具有偏置电流。 |
| **技术特征F**：虚设部分，其包含匹配于所述第一晶体管对的第二晶体管对，《直接公开》 | [0015] “A third transistor M3 and a fourth transistor M4 have sources connected to a bias voltage Vbias. The dimensions of the third and fourth transistors M3, M4 are the same as those of the first and second transistors M1, M2.” | 对比文件公开了由第三晶体管M3和第四晶体管M4组成的晶体管对，并且明确指出M3和M4的尺寸与M1和M2相同。“尺寸相同”在本领域通常意味着晶体管在物理设计和电学特性上相匹配。M3、M4构成的“部分”用于辅助混频功能，类似于目标专利中“虚设部分”的概念。因此，对比文件直接公开了包含匹配于第一晶体管对的第二晶体管对的部分。 |
| **技术特征G**：所述第二晶体管对的第一输入耦合到虚设负载端子，《未公开》 | [0015] “A third transistor M3 and a fourth transistor M4 have sources connected to a bias voltage Vbias.” | 对比文件中第二晶体管对（M3， M4）的源极（第一输入）连接到一个偏置电压Vbias。Vbias是一个固定的直流偏置电压源，其作用是提供晶体管的工作点，而不是目标专利中“虚设负载端子”所连接的、用于模拟或平衡单端部分输入阻抗的“虚设负载”。两者在结构和作用上均不相同。因此，该特征未被直接公开。同时，Vbias是一个明确的电压源，本领域技术人员无法从中推理出存在一个用于连接可变或复杂阻抗网络的“虚设负载端子”，故也未被隐含公开。 |
| **技术特征H**：所述第二晶体管对的栅极耦合到所述差动第二信号，《直接公开》 | [0015] “The gate of the third transistor M3 is connected to the inverted version of the first input (-X). The gate of the fourth transistor M4 is connected to the first input (X).” | 对比文件明确公开了第三晶体管M3的栅极连接到-X，第四晶体管M4的栅极连接到X。X和-X构成差动第二信号。因此，第二晶体管对的栅极耦合到了差动第二信号。 |
| **技术特征I**：所述第二晶体管对耦合到所述差动输出信号。《直接公开》 | [0015] “The drains of the first and third transistors M1, M3 are connected together to provide a first output (Out+). The drains of the second and fourth transistors M2, M4 are connected together to provide a second output (Out-).” | 对比文件明确公开了第三晶体管M3的漏极与M1连接至Out+，第四晶体管M4的漏极与M2连接至Out-。因此，第二晶体管对（M3， M4）通过其漏极连接到了差动输出信号。 |
| **技术特征J**：所述虚设负载端子耦合到高频接地电压。《未公开》 | 无相关内容。 | 对比文件中没有提及任何“虚设负载端子”，第二晶体管对的源极连接的是直流偏置电压Vbias。高频接地意味着对交流信号呈低阻抗的接地点，而Vbias节点并非设计为高频接地。本领域技术人员无法从对比文件公开的Vbias推断出其具有高频接地的功能或连接。因此，该特征既未被直接公开，也未被隐含公开。 |
| **技术特征K**：所述设备进一步包含耦合到所述虚设负载端子的虚设负载。《未公开》 | 无相关内容。 | 对比文件中不存在“虚设负载端子”，因此也就不存在耦合到其上的“虚设负载”。目标专利中的虚设负载用于平衡单端部分的输入阻抗，改善噪声抑制，这是其发明的关键点之一。对比文件的电路中没有对应结构。因此，该特征未被公开。 |
| **技术特征L**：所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号，且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。《未公开》 | 无相关内容。 | 对比文件中，第一晶体管对的源极直接连接到信号输入Y，第二晶体管对的源极直接连接到偏置电压Vbias。图中和说明书中均未显示或提及任何串联在源极与输入/Vbias之间的电阻器（即退化电阻器）。因此，该特征未被直接公开。由于对比文件完全没有涉及退化电阻，本领域技术人员也无法合理推断出其存在，故也未被隐含公开。 |
| **技术特征M**：所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号，所述虚设负载进一步包含电容器。《未公开》 | 无相关内容。 | 对比文件中，信号输入Y直接连接到晶体管的源极，没有提及或显示耦合电容器。同时，如前所述，对比文件没有虚设负载，自然也没有虚设负载包含电容器的内容。因此，该特征未被公开。 |
| **技术特征N**：其进一步包含：放大器，其经配置以放大输入信号以产生所述单端第一信号。《未公开》 | 无相关内容。 | 对比文件仅描述了一个混频器电路本身，并未提及或包含任何用于放大信号以产生混频器输入信号Y的放大器。该特征是关于混频器前级的额外组件，在对比文件中没有公开。 |
| **技术特征O**：所述虚设负载进一步包含电容器，所述电容器耦合到电源电压的电阻器。《未公开》 | 无相关内容。 | 对比文件中没有虚设负载，因此该特征中关于虚设负载具体结构（包含串联RC）的描述未被公开。 |
| **技术特征P**：所述放大器包含并联电感器-电容器负载，所述虚设负载进一步包含并联电感器-电容器负载。《未公开》 | 无相关内容。 | 对比文件中没有放大器，也没有虚设负载，因此该特征中关于放大器和虚设负载的具体负载结构（并联LC）的描述未被公开。 |
| **技术特征Q**：所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。《未公开》 | 无相关内容。 | 对比文件中没有放大器，也没有虚设负载，因此该特征中关于两者电感器损耗比较的描述未被公开。 |
| **技术特征R**：所述放大器包含：共阴共栅放大器，其包含第一共阴共栅晶体管及第二共阴共栅晶体管《未公开》 | 无相关内容。 | 对比文件中没有放大器，因此该特征中关于放大器具体拓扑结构（共阴共栅）的描述未被公开。 |
| **技术特征S**：源极退化阻抗，其耦合到所述第一共阴共栅晶体管的源极《未公开》 | 无相关内容。 | 对比文件中没有放大器，因此该特征中关于放大器源极退化阻抗的描述未被公开。 |
| **技术特征T**：负载，其耦合到所述第二共阴共栅晶体管的漏极《未公开》 | 无相关内容。 | 对比文件中没有放大器，因此该特征中关于放大器负载的描述未被公开。 |
| **技术特征U**：所述虚设负载进一步包含：第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管《未公开》 | 无相关内容。 | 对比文件中没有虚设负载，因此该特征中关于虚设负载包含共阴共栅晶体管对的描述未被公开。 |
| **技术特征V**：虚设源极退化阻抗，其耦合到所述第一虚设共阴共栅晶体管的源极《未公开》 | 无相关内容。 | 对比文件中没有虚设负载，因此该特征中关于虚设源极退化阻抗的描述未被公开。 |
| **技术特征W**：二次虚设负载，其耦合到所述第二虚设共阴共栅晶体管的漏极。《未公开》 | 无相关内容。 | 对比文件中没有虚设负载，因此该特征中关于二次虚设负载的描述未被公开。 |
| **技术特征X**：所述第一晶体管对包含第一晶体管及第二晶体管，所述第二晶体管对包含第三晶体管及第四晶体管，所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极，所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极，所述第一晶体管及所述第三晶体管的漏极耦合在一起，且所述第二晶体管及所述第四晶体管的漏极耦合在一起。《直接公开》 | [0015] “The gate of the first transistor M1 is connected to the first input (X). The gate of the second transistor M2 is connected to an inverted version of the first input (-X). The gate of the third transistor M3 is connected to the inverted version of the first input (-X). The gate of the fourth transistor M4 is connected to the first input (X). The drains of the first and third transistors M1, M3 are connected together to provide a first output (Out+). The drains of the second and fourth transistors M2, M4 are connected together to provide a second output (Out-).” | 对比文件明确公开了：第一晶体管对为M1， M2；第二晶体管对为M3， M4；差动信号X连接到M1和M4的栅极；差动信号-X连接到M2和M3的栅极；M1和M3的漏极连接在一起（至Out+）；M2和M4的漏极连接在一起（至Out-）。这与目标专利特征X的连接关系完全一致。 |
| **技术特征Y**：所述第二信号包含本机振荡器（LO）信号，所述第一信号包含经放大射频（RF）信号。《隐含公开》 | [0001] “The present invention relates to a mixer circuit, particularly suitable for use in radio frequency (RF) receivers.” [0013] “…first signal (X)…second signal (Y).” | 对比文件指出本发明涉及一种特别适用于射频接收机的混频器电路。在射频接收机中，混频器的一个输入通常是本机振荡器（LO）信号，另一个输入是射频（RF）信号。虽然对比文件未明确将X标识为LO信号、Y标识为RF信号，但基于其在射频接收机中的应用背景，本领域技术人员能够毫无困难地理解，信号X和Y通常分别对应LO信号和RF信号。至于RF信号是“经放大”的，在接收机链路中，送入混频器的RF信号通常来自低噪声放大器（LNA），即已经是放大后的信号，这是本领域的公知常识。因此，可以合理推断对比文件隐含公开了该特征。 |
| **技术特征Z**：所述第二晶体管对由至少一个可配置偏压电压偏置。《未公开》 | [0015] “…sources connected to a bias voltage Vbias.” | 对比文件公开了第二晶体管对（M3， M4）的源极连接到一个偏置电压Vbias。然而，该Vbias被描述为一个固定的偏置电压，并未提及它是“可配置的”（例如，可通过程序或外部电路调整以进行校准）。目标专利中“可配置偏压电压”是为了优化虚设部分与单端部分的匹配，是主动校准过程的一部分。对比文件没有给出任何关于Vbias可配置或可调整的启示。因此，该特征未被直接公开。同时，从固定的Vbias也无法合理推断出它是可配置的，故也未被隐含公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<H>>><<<I>>><<<X>>><<<y>>>