返回项目页面
对比文件列表
1998-07-15_EP0853376A_发明公开_EP0853376A1 Low voltage double balanced mixer_+++A_B_C_D_H_I_N_X_Y_Z+++.docx
2026-03-29 01:54
1998-07-15_GB2321149A_发明专利_GB2321149A Low voltage mixer_+++A_B_C_D_F_G_H_I_J_K_N_X_Y_e_m_z+++.docx
2026-03-29 01:54
1999-12-01_EP0961398A_发明公开_EP0961398A1 Mixer circuit arrangements_+++A_B_C_D_N_X_Y_j_m+++.docx
2026-03-29 01:54
2000-01-14_JP2000013146A_发明专利_JP2000013146A Mixer circuit device_+++A_B_N_Y_x+++.docx
2026-03-29 01:54
2001-04-03_US6211718B_发明授权_US06211718B1 Low voltage double balanced mixer_+++A_B_C_D_E_F_G_H_I_J_K_M_N_X_Y_z+++.docx
2026-03-29 01:54
2001-09-26_EP0853376B_发明授权_EP0853376B1 Low voltage double balanced mixer_+++A_B_C_D_X_Y_e_g_i_k_m_z+++.docx
2026-03-29 01:54
2001-10-31_DE69706954D_发明专利_DE69706954D1 Low voltage push-pull mixer_+++A_B_C_D_E_F_H_I_X_y+++.docx
2026-03-29 01:54
2002-10-31_US2002160740A_发明申请_US20020160740A1 Interference reduction for direct conversion receivers_+++A_B_C_D_L_N_X_Y+++.docx
2026-03-29 01:54
2004-01-02_EP1374421A_发明公开_EP1374421A1 INTERFERENCE REDUCTION FOR DIRECT CONVERSION RECEIVERS_+++A_C_D_N_X_Y_b+++.docx
2026-03-29 01:54
2006-06-29_JP2006173897A_发明专利_JP2006173897A Direct orthogonal demodulator and radio communication device_+++C_D_X_Y_a_b_n_z+++.docx
2026-03-29 01:54
2006-08-29_US7099646B_发明授权_US07099646B1 Signal mixer having a single-ended input and a differential output_+++A_B_D_Y_x+++.docx
2026-03-29 01:54
2007-11-01_JP2007288250A_发明专利_JP2007288250A The mixer circuit_+++A_B_D_Y+++.docx
2026-03-29 01:54
2008-07-24_JP2008172601A_发明专利_JP2008172601A Mixer circuit and electronic equipment using the same_+++A_B_C_D_E_F_H_I_N_X_Y_Z+++.docx
2026-03-29 01:54
WO2007068547A1_Description_20260321_0354_+++A_N_Y_b_c_d_m+++.docx
2026-03-29 01:54
2000-01-14_JP2000013146A_发明专利_JP2000013146A Mixer circuit device_+++A_B_N_Y_x+++.docx

**对比文件名称**:2000-01-14_JP2000013146A_发明专利_JP2000013146A Mixer circuit device

**目标专利名称**:437混频器架构CN102204085B

**本次调用的模型名称**:专利创造性评估模型

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**A. 所述设备包含:单端部分。**<br>《直接公开》【0017】“第2トランジスター14のベース電極をコンデンサー17によって接地電位に接続する。 第1トランジスター13のベース電極は、ミクサー回路装置への入力13aとして作用する。”对比文件明确公开了输入级40,其中晶体管13的基极作为单端输入13a,晶体管14的基极通过电容器17接地。这构成了一个单端输入结构(即信号仅从一端输入),因此公开了“单端部分”。
**B. 其包含第一晶体管对,‘所述第一晶体管对的第一输入耦合到所述单端第一信号,**<br>《直接公开》【0017】“入力ステージは、第1npnトランジスター13および第2npnトランジスター14を有する。...第1トランジスター13のベース電極は、ミクサー回路装置への入力13aとして作用する。”对比文件公开了输入级40包含晶体管13和14,它们构成一对晶体管。晶体管13的基极(第一输入)耦合到单端输入信号13a。因此,该特征被直接公开。
**C. ’所述第一晶体管对的栅极输入耦合到所述差动第二信号,**<br>《未公开》(无直接对应内容)在对比文件中,第一晶体管对(13、14)的栅极(基极)输入并未耦合到差动第二信号(LO信号)。晶体管13的基极耦合到单端输入信号,晶体管14的基极通过电容接地。差动第二信号(LO信号30、31)耦合到混频器核心的晶体管21-24的基极,而非第一晶体管对13、14。因此,该特征未被对比文件公开。
**D. ‘所述第一晶体管对耦合到所述差动输出信号,’**<br>《未公开》(无直接对应内容)在对比文件中,第一晶体管对(13、14)的集电极输出耦合到滤波器级41,然后通过滤波器级耦合到混频器核心42,最终由混频器核心产生差动输出信号28、29。第一晶体管对并不直接耦合到差动输出信号,而是通过中间级间接连接。因此,该特征未被对比文件直接公开。
**E. 其中所述第一晶体管对经配置以不具有偏置电流**<br>《未公开》【0017】“電流源12は...ミクサー回路装置全体に対する零入力電流を設定する高インピーダンス電流源である。”对比文件明确公开了电流源12为输入级40(包含第一晶体管对13、14)提供偏置电流。因此,第一晶体管对具有偏置电流,与目标专利中“不具有偏置电流”的配置相反。该特征未被公开。
**F. 虚设部分,其包含匹配于所述第一晶体管对的第二晶体管对,**<br>《未公开》(无对应内容)对比文件中的混频器核心42包含晶体管21-24,这些晶体管是用于频率转换的功能性部分,并非用于匹配单端部分以改善噪声抑制的“虚设部分”。目标专利的虚设部分旨在通过匹配来改善对称性和噪声性能,而对比文件中不存在具有此目的或结构的对应部分。因此,该特征未被公开。
**G. 所述第二晶体管对的第一输入耦合到虚设负载端子,**<br>《未公开》(无对应内容)对比文件中不存在“虚设负载端子”,因此该特征未被公开。
**H. 所述第二晶体管对的栅极耦合到所述差动第二信号,**<br>《未公开》(无对应内容)对比文件中不存在作为“虚设部分”的第二晶体管对,因此其栅极耦合到差动第二信号的特征也未被公开。
**I. 所述第二晶体管对耦合到所述差动输出信号。**<br>《未公开》(无对应内容)同特征G、H,由于不存在第二晶体管对,该特征未被公开。
**J. 所述虚设负载端子耦合到高频接地电压。**<br>《未公开》(无对应内容)对比文件中不存在“虚设负载端子”,因此该特征未被公开。
**K. 所述设备进一步包含耦合到所述虚设负载端子的虚设负载。**<br>《未公开》(无对应内容)对比文件中不存在“虚设负载端子”和“虚设负载”,因此该特征未被公开。
**L. 所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号,且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。**<br>《未公开》【0017】“各トランジスターは、そのエミッター電極をエミッター縮退または直列フィードバック抵抗器15および16のそれぞれによって電流源12の出力に接続する。”对比文件公开了晶体管13和14的发射极连接有电阻器15和16(エミッター縮退抵抗器)。然而,这些退化电阻器是连接在晶体管发射极和电流源12之间,并非如目标专利所述连接在“第一输入”(栅极/基极)与信号之间。目标专利中,退化电阻器是串联在信号路径中。此外,对比文件不存在第二晶体管对和虚设负载端子。因此,该特征未被公开。
**M. 所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号,所述虚设负载进一步包含电容器。**<br>《未公开》【0017】“第2トランジスター14のベース電極をコンデンサー17によって接地電位に接続する。”对比文件中,电容器17连接在晶体管14的基极与地之间,用于提供AC接地,其并非连接在第一晶体管对的“第一输入”与“单端第一信号”之间的耦合电容器。目标专利中的耦合电容器用于将前级(如LNA)的输出AC耦合到混频器输入。两者作用与连接方式均不同。此外,对比文件不存在虚设负载。因此,该特征未被公开。
**N. 其进一步包含:放大器,其经配置以放大输入信号以产生所述单端第一信号。**<br>《直接公开》【0017】“入力ステージは、第1npnトランジスター13および第2npnトランジスター14を有する。...入力ステージ10は、相互コンダクタンス増幅器として作用し、トランジスター13および14のコレクター電極に差動電流信号を送る。”【0026】“入力端子13aで受信されたシングル・エンド電圧信号は、入力ステージ40によって差動電流信号に変換され”。对比文件明确公开了输入级40,其包含晶体管13和14,作为一个“相互コンダクタンス増幅器”(即跨导放大器)。该输入级接收单端电压输入信号(13a),并将其转换(放大)为差动电流信号。因此,其作为放大器,用于放大输入信号以产生信号(尽管输出形式是差动电流,但其输入是单端信号),该特征被直接公开。
**O. 所述虚设负载进一步包含电容器,所述电容器耦合到电源电压的电阻器。**<br>《未公开》(无对应内容)对比文件中不存在“虚设负载”,因此该特征未被公开。
**P. 所述放大器包含并联电感器-电容器负载,所述虚设负载进一步包含并联电感器-电容器负载。**<br>《未公开》【0035】“フィルターステージ41を図3に示すが、このフィルターステージは第1入力端子61、第2入力端子62、第1出力端子63、第2出力端子64、第1〜第4コンデンサー65〜70および第1〜第4インダクター71〜74からなる。”对比文件公开了独立的滤波器级41包含电感器和电容器(LC)元件。然而,该LC网络是滤波器的一部分,并非目标专利中所述的“放大器”的负载。目标专利的放大器(如LNA)具有自身的并联LC负载。对比文件的输入级40(放大器)未被描述具有此类LC负载。此外,不存在虚设负载。因此,该特征未被公开。
**Q. 所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。**<br>《未公开》(无对应内容)对比文件中不存在“虚设负载”,因此该特征未被公开。
**R. 所述放大器包含:共阴共栅放大器,其包含第一共阴共栅晶体管及第二共阴共栅晶体管**<br>《未公开》【0017】“入力ステージは、第1npnトランジスター13および第2npnトランジスター14を有する。”对比文件中的输入级40由晶体管13和14组成,它们构成一个差分对(エミッター結合対),是共发射极配置,并非目标专利中所述的“共阴共栅”(cascode)放大器结构。共阴共栅结构涉及晶体管串联(如共源-共栅或共射-共基)。因此,该特征未被公开。
**S. 源极退化阻抗,其耦合到所述第一共阴共栅晶体管的源极**<br>《未公开》(无对应内容)由于对比文件未公开共阴共栅放大器(特征R),因此也不存在耦合到其源极的源极退化阻抗。该特征未被公开。
**T. 负载,其耦合到所述第二共阴共栅晶体管的漏极**<br>《未公开》(无对应内容)同特征R、S,该特征未被公开。
**U. 所述虚设负载进一步包含:第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管**<br>《未公开》(无对应内容)对比文件中不存在“虚设负载”,更不用说包含共阴共栅晶体管的虚设负载。该特征未被公开。
**V. 虚设源极退化阻抗,其耦合到所述第一虚设共阴共栅晶体管的源极**<br>《未公开》(无对应内容)同特征U,该特征未被公开。
**W. 二次虚设负载,其耦合到所述第二虚设共阴共栅晶体管的漏极。**<br>《未公开》(无对应内容)同特征U,该特征未被公开。
**X. 所述第一晶体管对包含第一晶体管及第二晶体管,所述第二晶体管对包含第三晶体管及第四晶体管,所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极,所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极,所述第一晶体管及所述第三晶体管的漏极耦合在一起,且所述第二晶体管及所述第四晶体管的漏极耦合在一起。**<br>《隐含公开》【0018】“ミクサーコア11は、第1〜第4npnトランジスター21〜24を有し、これらのコレクター電極を交差結合するとともに、負荷抵抗器26および27のそれぞれによってVcc対給電線25に接続する。 第1出力端子28および第2出力端子29を負荷抵抗器26および27の下部端子に接続する。 そして、ミクサーコアトランジスター21〜24のベース電極に局部発振器入力端子30および31を接続する。”对比文件公开了混频器核心(42)包含四个晶体管(21-24),并且它们的集电极“交差結合”(交叉耦合)。虽然未明确描述LO信号(30,31)具体连接到哪个晶体管的基极,但根据本领域技术人员的公知常识,在吉尔伯特单元(Gilbert cell)这类双平衡混频器中,差动LO信号通常以交叉方式连接到这四个晶体管的基极,以实现开关功能。具体而言,LO信号的一端连接到第一和第四晶体管的基极,另一端连接到第二和第三晶体管的基极,并且第一和第三晶体管的集电极连接在一起,第二和第四晶体管的集电极连接在一起,以产生差动输出。对比文件的文字描述“交差結合”和图2的图示(虽未直接提供,但根据上下文和常规理解)强烈暗示了这种标准连接方式。因此,本领域技术人员能够从对比文件公开的内容中合理推断出该具体的连接配置,该特征被隐含公开。
**Y. 所述第二信号包含本机振荡器(LO)信号,所述第一信号包含经放大射频(RF)信号。**<br>《直接公开》【0018】“ミクサーコアトランジスター21〜24のベース電極に局部発振器入力端子30および31を接続する。”【0026】“入力端子13aで受信されたシングル・エンド電圧信号は、入力ステージ40によって差動電流信号に変換され”。对比文件明确公开了“局部発振器”(LO)信号(30,31)作为第二信号。同时,输入到端子13a的信号是“シングル・エンド電圧信号”(单端电压信号),在无线通信混频器的上下文中,该信号通常为射频(RF)信号,并且该信号由输入级40(作为放大器)进行处理(转换为差动电流),可以认为是经放大或处理后的RF信号。因此,该特征被直接公开。
**Z. 所述第二晶体管对由至少一个可配置偏压电压偏置。**<br>《未公开》(无对应内容)对比文件中没有提及任何用于偏置晶体管对的“可配置偏压电压”。所有偏置似乎是固定的(例如通过电流源12)。目标专利中通过可配置偏压来优化匹配的特征未被公开。

<<<A>>><<<B>>><<<N>>><<<Y>>><<<x>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE