本次调用的模型名称：DeepSeek最新版本模型
对比文件名称：WO2007068547A1_Description_20260321_0354
目标专利名称：437混频器架构CN102204085B
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| A: 所述设备包含：单端部分，《直接公开》 | Fig.5图示及对应说明文字描述了包含输入晶体管M20、源极退化电感L6和负载电阻R20的单端低噪声放大器电路12，以及通过耦合电容C14连接到其输出的四相混频器电路14。该混频器的RF输入80为单端。 | 对比文件图5公开了单端低噪声放大器（LNA）电路12，其输出单端RF信号并通过耦合电容C14连接至混频器14的输入端80。混频器14的RF输入80为单端端口，该混频器电路构成了目标专利权利要求中的“单端部分”。本领域技术人员能毫无疑义地确定该方案。 |
| B: 其包含第一晶体管对，‘所述第一晶体管对的第一输入耦合到所述单端第一信号，《隐含公开》 | Fig.5及对应说明文字描述了混频器核心电路包含晶体管M21, M22, M23, M24，其源极节点接收来自RF输入80的RF信号。 | 对比文件图5的四相混频器核心包含四个晶体管M21-M24，它们接收来自单端RF输入80的信号。虽然目标专利中的“第一晶体管对”是用于单平衡混频的结构，而对比文件是四相混频器结构，但两种结构中均包含接收单端RF信号并用于混频的晶体管组。本领域技术人员可以理解，构成混频核心的晶体管组（或其中的一个子集对）即实现了“第一晶体管对”接收信号的功能。因此，该特征被隐含公开。 |
| C: ’所述第一晶体管对的栅极输入耦合到所述差动第二信号，《隐含公开》 | Fig.5及对应说明文字描述了四个本地振荡器（LO）输入82、84、86、88，它们将四相LO信号施加到晶体管M21-M24的栅极。 | 对比文件图5中，混频器晶体管M21-M24的栅极分别连接到不同的LO输入端口82、84、86、88。这些LO信号是相位不同的周期性信号，共同作用实现混频，可以被视为一种广义的“差动第二信号”（多相信号包含差动对）。本领域技术人员能够从该结构推理出，混频器晶体管的栅极输入耦合到了用于混频的LO信号。因此，该特征被隐含公开。 |
| D: ‘所述第一晶体管对耦合到所述差动输出信号，’《隐含公开》 | Fig.5及对应说明文字描述了IF输出90, 92, 94, 96，它们分别从晶体管M21-M24的漏极（通过负载）输出。 | 对比文件图5中，晶体管M21-M24的漏极分别通过电阻R22-R25和电容C15-C18连接到VDD，并最终输出四相IF信号90, 92, 94, 96。这些输出信号是相互关联的差动或正交信号。本领域技术人员可以理解，混频器的输出为差动形式。因此，该特征被隐含公开。 |
| E: 其中所述第一晶体管对经配置以不具有偏置电流《未公开》 | 对比文件全文未提及混频器核心晶体管被配置为不具有偏置电流。图5中，晶体管M21-M24的源极通过电容C14和电阻R21耦合至地，但未明确说明其偏置配置。 | 目标专利的特征E限定了第一晶体管对“经配置以不具有偏置电流”，这是对晶体管工作状态的具体限定。对比文件中没有任何内容描述或暗示混频器晶体管被配置为没有偏置电流。因此，该特征未被公开。 |
| F: 虚设部分，其包含匹配于所述第一晶体管对的第二晶体管对，《未公开》 | 对比文件全文未提及任何用于混频器噪声抑制或平衡目的的“虚设部分”或与主混频晶体管对“匹配”的额外晶体管对。所有描述的晶体管（如M2/M3, M4/M5, M21-M24等）均是实际参与信号混频的有效部分。 | 目标专利的核心改进在于设置了一个“虚设部分”，其包含与主信号路径（单端部分）匹配的晶体管对，用于改善噪声抑制。对比文件的所有实施例均未描述或暗示存在这样一个不处理真实RF信号、仅用于匹配和平衡的“虚设部分”。因此，该特征未被公开。 |
| G: 所述第二晶体管对的第一输入耦合到虚设负载端子，《未公开》 | 对比文件全文未提及“虚设负载端子”。 | 由于对比文件未公开“虚设部分”及“第二晶体管对”，因此自然也未公开该第二晶体管对的输入端连接到“虚设负载端子”。因此，该特征未被公开。 |
| H: 所述第二晶体管对的栅极耦合到所述差动第二信号，《未公开》 | 对比文件全文未提及“第二晶体管对”。 | 由于对比文件未公开“虚设部分”及“第二晶体管对”，因此也未公开该第二晶体管对的栅极连接关系。因此，该特征未被公开。 |
| I: 所述第二晶体管对耦合到所述差动输出信号。《未公开》 | 对比文件全文未提及“第二晶体管对”。 | 由于对比文件未公开“虚设部分”及“第二晶体管对”，因此也未公开该第二晶体管对连接到差动输出信号。因此，该特征未被公开。 |
| J: 所述虚设负载端子耦合到高频接地电压。《未公开》 | 对比文件全文未提及“虚设负载端子”。图5中混频器输入80通过电阻R21接地，但这是混频器单端输入端口的标准终端电阻，并非用于平衡目的的“虚设负载端子”。 | 目标专利的“虚设负载端子”是专门为虚设部分设置的。对比文件中不存在这样的端子，图5中的接地电阻R21是混频器实际信号输入端的终端，其作用是为RF信号提供直流通路，而非作为虚设负载。因此，该特征未被公开。 |
| K: 所述设备进一步包含耦合到所述虚设负载端子的虚设负载。《未公开》 | 对比文件全文未提及“虚设负载”。图4A-4C、图5等中描述的负载（如R1, L3, L8等）是LNA的有效负载或混频器输入的终端，并非用于匹配和平衡的“虚设负载”。 | 目标专利的“虚设负载”是为了匹配单端LNA的阻抗而特别设置的。对比文件的所有实施例均未描述或暗示存在这样一个不处理真实RF信号、仅用于提供匹配阻抗的“虚设负载”。因此，该特征未被公开。 |
| L: 所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号，且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。《未公开》 | 对比文件全文未提及在混频器晶体管的源极（第一输入）使用“退化电阻器”。图2-10中，混频器晶体管的源极直接或通过电容耦合到RF输入或接地。 | 目标专利明确限定了在晶体管对的第一输入（源极）使用退化电阻器。对比文件描述的混频器电路中，没有在混频器晶体管源极设置电阻器的技术特征。因此，该特征未被公开。 |
| M: 所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号，所述虚设负载进一步包含电容器。《部分直接公开，部分未公开》 | Fig.5：“...the coupling capacitor C14 included in the coupling circuit 16. The coupling capacitor C14 couples the amplifier's RF output signal to an RF input 80 of the mixer circuit 14...” | 对比文件图5明确公开了第一信号（LNA的RF输出）通过耦合电容器C14耦合到混频器（相当于第一晶体管对的输入）。这属于直接公开。然而，对比文件并未公开任何“虚设负载”，更未公开该虚设负载中包含电容器。因此，该技术特征的后半部分“所述虚设负载进一步包含电容器”未被公开。 |
| N: 其进一步包含：放大器，其经配置以放大输入信号以产生所述单端第一信号。《直接公开》 | Fig.5：“...the low-noise amplifier circuit 12 comprises an input transistor M20, a source degeneration inductor L6, and a load resistor R20, which provides a single-ended RF output signal...” | 对比文件图5明确公开了低噪声放大器（LNA）电路12，其包含输入晶体管M20等，用于放大RF输入信号并产生单端RF输出信号。这直接对应于目标专利中的放大器。本领域技术人员能毫无疑义地确定。 |
| O: 所述虚设负载进一步包含电容器，所述电容器耦合到电源电压的电阻器。《未公开》 | 对比文件全文未提及“虚设负载”。图4A-4C、图5等中描述的电路元件（如R1, C14等）并非用于虚设负载。 | 目标专利的特征O是虚设负载的一种具体实现方式（RC串联到电源）。由于对比文件根本没有公开“虚设负载”这一概念，因此该具体实现方式也未被公开。 |
| P: 所述放大器包含并联电感器-电容器负载，所述虚设负载进一步包含并联电感器-电容器负载。《未公开》 | 对比文件图3、4、6、8-10等描述了LNA使用电感器作为负载（如L3, L5, L8, L10等），但未明确描述为“并联电感器-电容器负载”。全文未提及“虚设负载”。 | 首先，对比文件中的LNA负载主要是电感（如L3），并未明确描述为并联LC负载。其次，即使认为电感负载隐含了与寄生电容的并联，但目标专利明确限定了虚设负载也包含并联LC负载。由于对比文件未公开任何“虚设负载”，因此该特征的后半部分未被公开。 |
| Q: 所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。《未公开》 | 对比文件全文未提及“虚设负载”，更未比较虚设负载电感器与放大器负载电感器的损耗特性。 | 该特征涉及虚设负载电感器的具体设计参数。由于对比文件未公开“虚设负载”，因此该具体设计特征也未被公开。 |
| R: 所述放大器包含：共阴共栅放大器，其包含第一共阴共栅晶体管及第二共阴共栅晶体管《未公开》 | 对比文件图2-10中描述的LNA均为单晶体管（如M1, M6, M20等）加源极退化电感和负载的结构，并非共阴共栅（cascode）结构。目标专利图3的LNA 300明确是共阴共栅结构（晶体管301和303）。 | 目标专利明确限定了放大器是包含两个晶体管的共阴共栅结构。对比文件所有实施例中的LNA均为单级共源结构，只有一个放大晶体管。因此，该特征未被公开。 |
| S: 源极退化阻抗，其耦合到所述第一共阴共栅晶体管的源极《未公开》 | 对比文件中的LNA（如M1, M20）的源极确实连接有退化电感（如L1, L6）。但这对应于单管放大器的源极退化，并非共阴共栅结构中第一晶体管的源极退化。 | 虽然对比文件公开了LNA中存在源极退化阻抗，但该阻抗连接的是单管放大器的源极。目标专利特征S限定的“第一共阴共栅晶体管”是共阴共栅结构中的下级晶体管，这与对比文件中的单管放大器结构不同。因此，该特征未被公开。 |
| T: 负载，其耦合到所述第二共阴共栅晶体管的漏极《未公开》 | 对比文件中的LNA（如M20）的漏极连接有负载（如R20）。但这对应于单管放大器的漏极负载，并非共阴共栅结构中第二晶体管的漏极负载。 | 虽然对比文件公开了LNA中存在负载，但该负载连接的是单管放大器的漏极。目标专利特征T限定的“第二共阴共栅晶体管”是共阴共栅结构中的上级晶体管，这与对比文件的结构不同。因此，该特征未被公开。 |
| U: 所述虚设负载进一步包含：第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管《未公开》 | 对比文件全文未提及“虚设负载”，更未提及包含晶体管的虚设负载结构。 | 该特征涉及虚设负载的一种具体实现方式，即复制LNA的共阴共栅结构。由于对比文件未公开任何“虚设负载”，因此该具体结构也未被公开。 |
| V: 虚设源极退化阻抗，其耦合到所述第一虚设共阴共栅晶体管的源极《未公开》 | 对比文件全文未提及“虚设负载”或“虚设共阴共栅晶体管”。 | 该特征是虚设负载内部结构的进一步限定。由于对比文件未公开虚设负载及其内部晶体管结构，因此该特征也未被公开。 |
| W: 二次虚设负载，其耦合到所述第二虚设共阴共栅晶体管的漏极。《未公开》 | 对比文件全文未提及“虚设负载”或“二次虚设负载”。 | 该特征是虚设负载内部结构的进一步限定。由于对比文件未公开虚设负载及其内部结构，因此该特征也未被公开。 |
| X: 所述第一晶体管对包含第一晶体管及第二晶体管，所述第二晶体管对包含第三晶体管及第四晶体管，所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极，所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极，所述第一晶体管及所述第三晶体管的漏极耦合在一起，且所述第二晶体管及所述第四晶体管的漏极耦合在一起。《未公开》 | 对比文件图5的四相混频器中，四个晶体管M21-M24的栅极分别连接四个不同的LO相位信号，其漏极输出也是四个独立的IF信号。图2的单平衡混频器中，晶体管对M2/M3和M4/M5的栅极分别连接LOi和LOQ，漏极交叉耦合输出IF_I和IF_Q。这两种连接方式均与目标专利特征X所描述的特定交叉耦合连接方式（LO+驱动M1和M4，LO-驱动M2和M3，漏极M1&M3、M2&M4分别耦合）不同。 | 目标专利特征X限定了单平衡混频器与虚设部分之间晶体管及LO信号的一种非常具体且对称的交叉连接方式，这是实现其噪声抑制功能的关键拓扑。对比文件中的混频器结构（无论是四相还是单/双平衡）均未公开这种特定的交叉连接关系。因此，该特征未被公开。 |
| Y: 所述第二信号包含本机振荡器（LO）信号，所述第一信号包含经放大射频（RF）信号。《直接公开》 | Fig.5描述：“...the mixer circuit 14 generates the IF output signals, which derive from the RF signal applied to inputs ... and the local oscillator signals...” 以及LNA产生“single-ended RF output signal”。 | 对比文件明确且反复描述了混频器接收来自LNA的RF信号（第一信号）和LO信号（第二信号）并进行混频。本领域技术人员能毫无疑义地确定。 |
| Z: 所述第二晶体管对由至少一个可配置偏压电压偏置。《未公开》 | 对比文件全文未提及“第二晶体管对”，也未提及对混频器晶体管使用“可配置偏压电压”进行偏置。图5等图中，混频器晶体管的偏置可能通过电源和电阻网络实现，但未描述为“可配置”。 | 目标专利特征Z涉及对虚设部分晶体管对的可配置偏压，用于优化匹配。对比文件既未公开“第二晶体管对”（虚设部分），也未公开任何关于混频器晶体管偏压可配置以进行校准的内容。因此，该特征未被公开。 |
<<<A>>><<<N>>><<<Y>>>
<<<b>>><<<c>>><<<d>>><<<m>>>