非显而易见法律服务网

技术特征描述以及公开性判断结果	对比文件原文引用	公开性论述
A: 一种基于处理器的系统。<br>直接公开	对比文件描述了一个包含“普通环境(Normal World Environment)”和“安全环境(Secure World Environment)”的系统，该系统包含客户端应用程序、操作系统组件、可信执行环境软件等，运行在电子设备上（参见[0028]、[0029]、[0035]、[0036]段）。	对比文件描述了一个包含处理器（由控制部、存储部等体现）、软件和环境的完整系统架构（例如，普通环境和安全环境的交互），这本质上就是一个“基于处理器的系统”。该特征在对比文件中被明确描述，其作用是为安全数据传输提供硬件和软件基础，与目标专利中作为DRAM高速缓存系统载体的作用虽应用领域不同，但作为“基于处理器的系统”这一上位概念是相同的。因此，该技术特征被直接公开。
B: 动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目。<br>未公开	对比文件全文未提及“DRAM高速缓存”、“高带宽存储器（HBM）”、“标记存储区域”、“数据存储区域”、“错误保护区域”或“高速缓存条目”等概念。	目标专利的技术特征B涉及一种特定类型的高速缓存（DRAM高速缓存，属于高带宽存储器）及其具体内部结构（每个条目包含标记、数据和错误保护三个明确区域）。对比文件的核心主题是安全环境下的数据传输路径控制，完全不涉及高速缓存技术，更未描述任何具有所述三区域结构的高速缓存条目。因此，该技术特征既未被直接公开，也未被隐含公开。
C: 及DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存。<br>未公开	对比文件全文未提及“DRAM高速缓存管理电路”、“计算裸片”或与DRAM高速缓存的耦合关系。对比文件提到了“可信执行环境软件(TEE)”（例如[0035]段），但其功能是执行安全操作并控制数据传输路径，而非管理DRAM高速缓存。	目标专利的技术特征C限定了一个专门管理DRAM高速缓存的硬件电路（DRAM高速缓存管理电路）及其物理位置（计算裸片上）和连接关系（通信耦合到DRAM高速缓存）。对比文件中没有任何内容指向这样一个专用于DRAM高速缓存管理的硬件电路。其“可信执行环境软件”是软件实体，功能是安全处理，而非高速缓存管理。因此，该技术特征未被公开。
D: 所述DRAM高速缓存管理电路经配置以：改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC。<br>未公开	对比文件全文未提及“错误保护区域”、“标记”、“错误检测码(EDC)”、“错误校正码(ECC)”或改变区域用途以存储标记和EDC的概念。	目标专利的技术特征D是核心发明点之一，涉及通过重新利用错误保护区域来空间高效地存储标记和EDC（而非ECC）。对比文件完全不涉及高速缓存条目的错误保护机制，也未描述任何关于将标记与某种错误码（无论是EDC还是ECC）一起存储在特定区域的技术方案。因此，该技术特征未被公开。
E: 将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中。<br>未公开	对比文件全文未提及“标记存储区域”、“数据存储区域”或“合并”这些区域的概念。	目标专利的技术特征E是另一个实现空间高效存储的具体手段，即消除独立的标记存储区域，将其功能合并到数据存储区域。对比文件完全不涉及高速缓存条目的内部区域划分，更未提及合并这些区域。因此，该技术特征未被公开。
F: 将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中。<br>未公开	对比文件描述了将数据从安全环境传输到普通环境的客户端应用程序（例如[0039]、[0070]段）。但这个过程是安全数据传输，而非向高速缓存条目的数据存储区域写入“待高速缓存的数据”。	目标专利的技术特征F描述了向DRAM高速缓存写入数据的具体动作。对比文件虽然涉及数据传输（“发送”），但其上下文、目的和目的地完全不同：是为了安全地将处理后的数据返回给请求的客户端应用程序，而不是为了将数据作为副本存储在高速缓存中以供后续快速访问。因此，该技术特征未被公开。
G: 及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中。<br>未公开	对比文件全文未提及“标记”、“EDC”、“ECC”或“错误保护区域”的写入操作。	目标专利的技术特征G是特征D的具体执行步骤，明确限定了写入标记和EDC，且不写入ECC。对比文件没有任何内容涉及向高速缓存条目的任何区域写入标记或错误码。因此，该技术特征未被公开。
H: 其中所述DRAM高速缓存管理电路经配置为以通写模式操作。<br>未公开	对比文件全文未提及“通写模式”或任何类似的高速缓存写策略概念。	目标专利的技术特征H限定了DRAM高速缓存管理电路的一种特定操作模式（通写模式），该模式保证缓存与后备存储同步。对比文件的技术方案关注数据安全路径，与高速缓存的写策略无关。因此，该技术特征未被公开。
I: 根据权利要求2所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行。<br>未公开	对比文件全文未提及“读取高速缓存条目”、“EDC指示数据错误”或“从系统存储器DRAM读取存储行”以纠错的机制。	目标专利的技术特征I描述了在通写模式下，基于EDC进行错误检测并从系统存储器DRAM恢复数据的完整流程。对比文件完全不涉及错误检测码（EDC）的使用、基于EDC的错误判断，以及从另一存储器（系统存储器DRAM）读取数据以替换损坏缓存数据的恢复机制。因此，该技术特征未被公开。
J: 其中：所述DRAM高速缓存管理电路经配置为以回写模式操作；所述DRAM高速缓存管理电路包括多个脏指示符，其对应于所述DRAM高速缓存的所述多个高速缓存条目；及所述DRAM高速缓存管理电路进一步经配置以：确定所述待高速缓存的数据是否已经修改；响应于确定所述待高速缓存的数据已经修改：将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中；将所述高速缓存条目的所述标记写入所述高速缓存条目的标记存储区域中；将所述高速缓存条目的ECC写入所述高速缓存条目的所述错误保护区域中；及设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有经修改数据；及响应于确定所述待高速缓存的数据尚未经修改：设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有未经修改的数据；其中所述DRAM高速缓存管理电路经配置以进一步响应于确定所述待高速缓存的数据尚未经修改，改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途以存储所述高速缓存条目的所述标记及所述EDC而ECC，将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中，将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中，且将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中。<br>未公开	对比文件全文未提及“回写模式”、“脏指示符”、“数据是否已经修改”的判断、对修改和未修改数据的不同存储处理（包括使用ECC或EDC）、以及设置脏指示符等任何与高速缓存回写策略相关的概念。	目标专利的技术特征J非常具体地描述了在回写模式下，根据数据是否被修改（脏/干净），采用完全不同的存储策略（对于脏数据使用常规的标记区域+ECC，对于干净数据则采用本发明空间高效的方法，即合并标记区域并使用EDC），并管理脏指示符。对比文件的技术方案完全围绕安全数据传输路径，与高速缓存的回写操作模式、脏数据管理、以及根据数据状态切换错误保护机制等概念毫无关联。因此，该技术特征未被公开。
K: 根据权利要求4所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目；基于所述多个脏指示符中对应于所述高速缓存条目的所述脏指示符来确定所述高速缓存条目是否含有经修改数据；响应于确定所述高速缓存条目含有经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC指示数据错误：确定所述数据错误是否为可校正的；响应于确定所述数据错误为可校正的，基于所述ECC校正所述数据错误；及响应于确定所述数据错误并非可校正的，从系统存储器DRAM中读取对应于所述高速缓存条目的存储行；及响应于确定所述高速缓存条目不含经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从所述系统存储器DRAM中读取对应于所述高速缓存条目的所述存储行。<br>未公开	对比文件全文未提及基于“脏指示符”判断数据状态、基于“ECC”进行错误检测和校正、基于“EDC”进行错误检测以及从“系统存储器DRAM”读取数据以恢复错误等任何相关概念。	目标专利的技术特征K描述了在回写模式下读取数据时，根据脏指示符区分对待脏数据和干净数据，并分别使用ECC（可纠错）和EDC（仅检错）进行错误处理的具体流程。对比文件完全不涉及高速缓存读取时的错误处理机制，更未包含根据数据脏净状态采用不同错误处理策略的复杂逻辑。因此，该技术特征未被公开。
L: 其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德‑所罗门码；所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中，指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC。<br>未公开	对比文件全文未提及“里德‑所罗门码”、“误码指示符”或任何用于指示当前使用何种错误码（EDC或ECC）的机制。	目标专利的技术特征L限定了ECC的具体类型（里德-所罗门码）以及用于区分当前条目使用的是EDC还是ECC的“误码指示符”。对比文件完全不涉及任何具体的错误校正码类型，也没有任何关于在同一个存储结构中动态切换或标识所用错误码类型的技术启示。因此，该技术特征未被公开。
M: 其集成到集成电路IC中。<br>隐含公开	对比文件多次提及所述“普通环境”和“安全环境”由“电子设备”形成（例如[0029]、[0036]段），并描述了包含控制部、存储部、输入输出部等组件的系统。在半导体技术领域，这样的电子系统通常可以集成到单个或多个集成电路(IC)中。	目标专利的技术特征M要求将整个基于处理器的系统集成到IC中。对比文件虽然没有明确写出“集成到集成电路”的字样，但其描述的是一个完整的电子设备/系统，包含处理器、存储器、软件环境等。对于本领域技术人员而言，将这样一个包含处理器和存储器的电子系统制造在集成电路（如SoC系统级芯片）上是常规技术手段和常见的实施方式。因此，可以合理推断对比文件描述的系统能够被集成到IC中。该特征在对比文件中的作用是作为系统的一种物理实现形式，与目标专利中的作用相同。因此，该技术特征被隐含公开。
N: 其集成到选自由以下组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；智能电话；平板计算机；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；以及机动车。<br>隐含公开	对比文件描述的是一个通用的“安全环境装置”及方法，其应用背景是电子设备间的安全数据传输（参见[0001]-[0005]段）。虽然没有具体列举目标专利权利要求中的设备列表，但所述技术可以应用于需要安全数据传输的各种电子设备。	目标专利的技术特征N限定了系统可集成的一系列具体设备类型。对比文件的技术方案（安全数据传输）具有广泛的适用性，其解决的问题（防止数据泄露或篡改）正是机顶盒、手机、计算机、汽车等多种电子设备共同面临的安全需求。本领域技术人员阅读对比文件后，能够直接且毫无疑义地认识到，该安全环境装置可以应用于任何需要安全数据传输的电子设备，这自然包括目标专利权利要求中所列举的各类设备。因此，该技术特征被隐含公开。