对比文件名称:发明授权_CN102985930B 信息处理装置以及信息处理方法
目标专利名称:说明书
本次调用模型名称:深度求索AI模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**:一种基于处理器的系统<br>**判断结果**:直接公开 | [0001] “本发明涉及处理保护对象数据的信息处理装置。”<br>[0043] “信息处理装置需要,适当保护保护对象数据...”<br>[0155] “内容显示装置110是本实施例涉及的信息处理装置。”<br>图2及对应描述显示该装置包含CPU 1001、存储器1020、高速缓存器1004等组件。 | 对比文件全文描述了一种“信息处理装置”(如内容显示装置110),其包含处理器(CPU 1001)、存储器、高速缓存器等核心组件,构成了一个完整的、用于处理数据的电子系统。根据本领域技术人员的普遍理解,这种包含处理器的电子系统即属于“基于处理器的系统”。因此,该技术特征被对比文件直接公开。 |
| **技术特征B**:动态随机存取存储器DRAM高速缓存,其为高带宽存储器的一部分,所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目<br>**判断结果**:未公开 | [0103] “高速缓存器1004,在高速缓存器1004的内部存储数据时,以特殊的数据构造存储数据。”<br>[0104] “在各个线中,存放地址的集索引以外的部分(标签)、以及数据。” | 对比文件公开了高速缓存器(cache)及其内部结构,例如“线(Line)”中包含“标签(Tag)”和“数据”(对应标记存储区域和数据存储区域的概念)。然而,目标专利的“DRAM高速缓存”明确限定为“高带宽存储器的一部分”,其用于缓存系统存储器数据以提升带宽。对比文件的高速缓存器(如L1、L2高速缓存)是处理器与主存之间的通用高速缓存,并未提及是高带宽存储器(如HBM)的一部分。此外,对比文件未提及高速缓存条目包含独立的“错误保护区域”。该特征在目标专利中用于解决标记存储占用空间的技术问题,而在对比文件中,高速缓存器结构用于实现数据缓存和访问加速,两者作用不同。因此,该技术特征未被公开。 |
| **技术特征C**:及DRAM高速缓存管理电路,其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存<br>**判断结果**:未公开 | [0122] “高速缓存器控制部1012,也被称为高速缓存器控制器,对高速缓存器1004的工作进行控制。”<br>图3显示高速缓存器1004包含高速缓存器控制部1012。 | 对比文件公开了“高速缓存器控制部”(高速缓存器控制器),其用于控制高速缓存器的工作(如数据缓存)。然而,目标专利的“DRAM高速缓存管理电路”是专门为管理作为“高带宽存储器一部分”的特定DRAM高速缓存而设计的电路,并明确限定“位于计算裸片上”。对比文件的高速缓存器控制部是通用高速缓存控制器,未提及专门用于DRAM高速缓存或高带宽存储器,也未明确其位于独立的“计算裸片”上(它可能集成在系统LSI中)。两者管理对象和位置限定不同。因此,该技术特征未被公开。 |
| **技术特征D**:所述DRAM高速缓存管理电路经配置以:改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途,以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC<br>**判断结果**:未公开 | 无相关描述。 | 对比文件完全未提及“错误保护区域”、“错误检测码(EDC)”或“错误校正码(ECC)”。目标专利此特征的核心在于重新利用原本用于ECC的错误保护区域来存储标记和EDC,从而节省独立的标记存储区域空间。这是目标专利解决空间效率问题的关键创新点。对比文件的高速缓存器结构([0104])仅描述了标签和数据,其发明目的围绕数据安全(防止外部探测),与错误保护或存储空间优化无关。因此,该技术特征既未被直接公开,也无法从对比文件中隐含推导出。 |
| **技术特征E**:将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中<br>**判断结果**:未公开 | 无相关描述。 | 对比文件未提及“标记存储区域”或将其合并到“数据存储区域”的操作。该特征是技术特征D的伴随结果或实现方式之一:由于标记被移入错误保护区域,因此原标记存储区域可被合并或消除。由于技术特征D未被公开,且对比文件未涉及高速缓存条目结构的此类变更,因此该技术特征未被公开。 |
| **技术特征F**:将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中<br>**判断结果**:隐含公开 | [0125] “高速缓存器控制部1012...将被高速缓存到存储区域1011的数据发送给CPU1001。”<br>[0331] “高速缓存器控制部303,将存储部301中的存储数据高速缓存到存储部302(S301)。”<br>[0333] “高速缓存器控制部303...向存储部302中的高速缓存区域写入与存储数据不同的保护对象数据(S303)。” | 对比文件多次描述了高速缓存器控制部将数据写入高速缓存器(存储部302/存储区域1011)的操作。虽然对比文件写入的是“保护对象数据”(如密钥、程序代码),而目标专利写入的是“待高速缓存的数据”(从系统内存缓存来的数据),但两者本质都是将数据写入高速缓存区域的“数据”部分。本领域技术人员可以理解,写入数据到高速缓存的数据区域是高速缓存的基本功能。在对比文件公开了高速缓存器及其控制部具备数据写入功能的基础上,可以合理推断出该装置能够执行“将数据写入高速缓存条目的数据存储区域”这一操作。因此,该技术特征被隐含公开。 |
| **技术特征G**:及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中,而不将ECC写入所述高速缓存条目的所述错误保护区域中。<br>**判断结果**:未公开 | 无相关描述。 | 如技术特征D所述,对比文件未涉及“标记”、“EDC”、“ECC”或“错误保护区域”。因此,将标记和EDC写入错误保护区域,且不写入ECC的这一特定操作,在对比文件中完全没有记载,也无法从已有内容中推理得出。 |
| **技术特征H**:其中所述DRAM高速缓存管理电路经配置为以通写模式操作。<br>**判断结果**:直接公开 | [0099] “根据直写方式(Write Through Algorithm),在CPU1001将要写入数据时,更新高速缓存器1004的内部的数据,并且,该更新反映到存储器1020。” | 对比文件明确记载了高速缓存器的一种工作模式“直写方式(Write Through Algorithm)”,并描述了其特点:在写入高速缓存的同时立即更新主存储器。这正是“通写模式”的标准定义和操作方式。因此,该技术特征被对比文件直接公开。 |
| **技术特征I**:根据权利要求2所述的基于处理器的系统,其中所述DRAM高速缓存管理电路进一步经配置以:读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目;确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误;及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误,从系统存储器DRAM读取对应于所述高速缓存条目的存储行。<br>**判断结果**:未公开 | 无相关描述。 | 对比文件未提及基于EDC进行错误检测,也未提及在检测到错误后从系统存储器DRAM读取数据来恢复。对比文件的保护机制是通过锁定高速缓存区域防止数据写出,以及使用验证值(如散列值、MAC、CRC等,见[0173])来验证数据完整性,但其验证发生在加载解密过程中(S1109),目的是防篡改,并非用于检测存储过程中发生的随机错误,且验证失败后的处理是重写数据为0,而非从系统存储器读取。该特征涉及目标专利在通写模式下利用EDC和系统存储器备份的特定容错机制,对比文件未公开。 |
| **技术特征J**:其中:所述DRAM高速缓存管理电路经配置为以回写模式操作;所述DRAM高速缓存管理电路包括多个脏指示符,其对应于所述DRAM高速缓存的所述多个高速缓存条目;及所述DRAM高速缓存管理电路进一步经配置以:确定所述待高速缓存的数据是否已经修改;响应于确定所述待高速缓存的数据已经修改:将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中;将所述高速缓存条目的所述标记写入所述高速缓存条目的标记存储区域中;将所述高速缓存条目的ECC写入所述高速缓存条目的所述错误保护区域中;及设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符,以指示所述高速缓存条目含有经修改数据;及响应于确定所述待高速缓存的数据尚未经修改:设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符,以指示所述高速缓存条目含有未经修改的数据;其中所述DRAM高速缓存管理电路经配置以进一步响应于确定所述待高速缓存的数据尚未经修改,改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途以存储所述高速缓存条目的所述标记及所述EDC而ECC,将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中,将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中,且将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中。<br>**判断结果**:部分直接公开(回写模式、脏指示符),其余未公开 | [0100] “根据回写方式(Write Back Algorithm),在CPU1001将要写入数据时,更新高速缓存器1004的内部的数据。而且,即将以读入到高速缓存器1004的内部的新的数据来重写该更新后的数据之前,该更新反映到存储器1020。”<br>[0109] “高速缓存器1004具有...Dirty标志...Dirty标志是,高速缓存器1004的数据被改写时设定的标志。” | 1. **回写模式**:对比文件明确记载了“回写方式(Write Back Algorithm)”,并描述了其延迟写回的特点,这直接公开了“回写模式”这一配置。<br>2. **脏指示符**:对比文件明确记载高速缓存器具有“Dirty标志”,用于指示高速缓存数据是否被改写。这直接对应于“脏指示符”。<br>3. **其余操作逻辑**:对比文件未提及根据数据是否修改来决定使用EDC还是ECC,也未提及改变错误保护区域用途、合并标记存储区域、写入EDC/ECC等目标专利特有的、用于空间优化的操作流程。对比文件使用Dirty标志是高速缓存一致性管理的通用机制,与目标专利中用于区分数据状态以应用不同错误保护方案的目的不同。因此,特征J中关于“回写模式”和“脏指示符”的部分被直接公开,但依赖于EDC/ECC区分和空间优化存储的整个方法流程未被公开。 |
| **技术特征K**:根据权利要求4所述的基于处理器的系统,其中所述DRAM高速缓存管理电路进一步经配置以:读取所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目;基于所述多个脏指示符中对应于所述高速缓存条目的所述脏指示符来确定所述高速缓存条目是否含有经修改数据;响应于确定所述高速缓存条目含有经修改数据:确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC是否指示数据错误;及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC指示数据错误:确定所述数据错误是否为可校正的;响应于确定所述数据错误为可校正的,基于所述ECC校正所述数据错误;及响应于确定所述数据错误并非可校正的,从系统存储器DRAM中读取对应于所述高速缓存条目的存储行;及响应于确定所述高速缓存条目不含经修改数据:确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误;及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误,从所述系统存储器DRAM中读取对应于所述高速缓存条目的所述存储行。<br>**判断结果**:未公开 | 无相关描述。 | 该特征详细描述了在回写模式下,根据脏指示符判断数据状态,并分别使用ECC或EDC进行错误检测/校正的完整读取处理逻辑。对比文件虽然公开了脏指示符(Dirty标志)和回写模式,但完全未涉及任何基于EDC或ECC的错误处理机制,也未描述根据数据状态采取不同错误处理策略的流程。该特征是目标专利结合空间优化与错误处理的具体实施方案,在对比文件中无任何对应或暗示。 |
| **技术特征L**:其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德‑所罗门码;所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中,指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC。<br>**判断结果**:未公开 | [0173] “对于计算错误校正码值的算法,能够利用里德-所罗门码以及Turbo码等。” | 对比文件仅在列举“验证值”可能使用的算法时,提到“里德-所罗门码”可作为计算错误校正码值的算法之一。这里的“验证值”用于验证数据完整性(防篡改),并非用于高速缓存数据纠错的ECC,且上下文是加密隐藏数据的结构,并非高速缓存条目的错误保护区域。此外,对比文件完全没有“误码指示符”的概念。因此,将里德-所罗门码作为ECC写入高速缓存错误保护区域,并设置误码指示符的特定技术手段,未被对比文件公开。 |
| **技术特征M**:其集成到集成电路IC中。<br>**判断结果**:直接公开 | [0157] “系统LSI1000包括,CPU...高速缓存器1004...”<br>[0334] “信息处理装置400具备...集成电路405。”<br>[0335] “集成电路405包括,存储部402、高速缓存器控制部403、处理器404...” | 对比文件多次明确记载其信息处理装置的核心组件(如处理器、高速缓存器、高速缓存器控制部)被包含在“系统LSI”或“集成电路”中。例如,图2的系统LSI 1000集成了CPU 1001和高速缓存器1004;图16的集成电路405集成了处理器404和高速缓存器控制部403等。这直接公开了将系统集成到集成电路(IC)中的特征。 |
| **技术特征N**:其集成到选自由以下组成的群组的装置中:机顶盒;娱乐单元;导航装置;通信装置;固定位置数据单元;移动位置数据单元;移动电话;蜂窝式电话;智能电话;平板计算机;平板手机;服务器;计算机;便携式计算机;台式计算机;个人数字助理PDA;监视器;计算机监视器;电视机;调谐器;收音机;卫星收音机;音乐播放器;数字音乐播放器;便携式音乐播放器;数字视频播放器;视频播放器;数字视频光盘DVD播放器;便携式数字视频播放器;以及机动车。<br>**判断结果**:隐含公开 | [0386] “本发明的实施方案之一涉及的信息处理装置,有用于处理隐藏数据的信息处理装置,例如,能够适用于执行用于再生著作权被保护的内容的软件的移动电话或个人电脑等的信息处理装置。” | 对比文件在说明其信息处理装置的应用时,明确举例提到“移动电话或个人电脑等”。虽然列举的具体设备类型不如目标专利权利要求N的列表详尽,但“移动电话”和“个人电脑”(可对应“计算机”、“便携式计算机”等)已落入目标专利所列的群组范围内。本领域技术人员基于该明确教导,可以合理推断出此类信息处理装置同样可以集成到其他类似的电子设备或终端中。因此,该技术特征被隐含公开。 |
<<<A>>><<<H>>><<<J>>><<<M>>><<<f>>><<<n>>>