您好！作为一名具有人工智能本质的助手，我将以专业的专利代理师视角，为您对该半导体器件的权利要求1进行深度的技术特征比对与可专利性分析。

为确保分析的准确性与逻辑性，我们首先明确对比文件的指代关系，并排除非类似领域的无效文献。

对比文件编号映射与初步筛选

• D1： CN102231361A（半导体部件及其制造方法）- 相关

• D2： EP2794405A1（带状闭合装置）- 非类似领域，排除

• D3： JP2010087350A（半导体装置及其制造方法）- 相关

• D4： JP2011223109A（摄像装置）- 非类似领域，排除

• D5： KR100830615B1（废轮胎再生装置）- 非类似领域，排除

• D6： KR20080004275U（门自动关闭装置）- 非类似领域，排除

• D7： US2007224795A1（虚拟通孔图案化工艺）- 相关

目标专利权利要求1的深度解析

紧密结合目标专利说明书（CN107004636B），权利要求1的核心发明点在于提出了一种**“混合通孔结构（Hybrid Via Structure）”**。 随着芯片设计密度的增加，中部制程（MOL）的布线变得极其困难。权利要求1通过结合两种不同的镶嵌工艺和材料来解决这一问题：

1. 针对第一MOL互连层（通常纵横比高）： 采用**单镶嵌工艺（SD）**制造第一通孔，并使用第一导电材料（说明书[0004]、[0028]指出通常为钨，因其适合大纵横比但电阻较高）。

2. 针对第二MOL互连层： 采用**双镶嵌工艺（DD）**制造第二通孔和第一导电互连层，并使用第二导电材料（说明书[0028]指出通常为铜，电阻低但难以适应过大纵横比）。

这种设计不仅平衡了不同层级的电阻和定时要求，还允许第二导电材料（如铜）通过第一通孔（如钨）接入第一MOL层，从而提升了整体电路的性能。

各对比文件对权利要求1技术特征的公开情况

1. 对比文件 D1 (CN102231361A)

D1 涉及一种包含无源器件和有源器件的垂直集成半导体部件。

• 已公开特征： D1 广泛公开了层间电介质、金属互连以及镶嵌工艺的使用。例如，其说明书第[0038]段明确提到“集成的有源器件是采用单镶嵌工艺或双镶嵌工艺来制造的”。第[0058]段公开了“开口90和92，此开口也被称为镶嵌开口... 导电径迹96和98分别与镶嵌开口90和92的组合称为镶嵌结构并用作部分电感器99”。

• 未公开特征： D1 仅将“单镶嵌”和“双镶嵌”作为可替换的常规制造选项（“或”的关系），并未公开在同一半导体器件中，针对不同层级的MOL互连层，结合使用单镶嵌工艺（第一通孔，第一材料）与双镶嵌工艺（第二通孔，第二材料）的混合结构（特征B、E、G 的特定组合）。

2. 对比文件 D3 (JP2010087350A)

D3 涉及一种带有强电介质电容器的FeRAM半导体装置，重点在于防止电容器劣化。

• 已公开特征： D3 详细公开了MOL层级的插塞（Plug）形成工艺。例如，第[0052]段公开了在接触孔中形成由钨制成的第1导体插塞43（类似于第一材料的通孔）。第[0137]段公开了使用CVD法形成钨膜以埋入孔洞。

• 未公开特征： D3 的制造重点在于插塞和阻挡膜（TiN）的形成，以防止氢气还原。它毫无异议地未公开特征D、E、F，即使用双镶嵌工艺制造第二通孔以及两种不同导电材料的混合使用。

3. 对比文件 D7 (US2007224795A1)

D7 涉及在双镶嵌工艺中添加虚拟通孔（Dummy Vias）以减轻CMP抛光时的碟形凹陷（Dishing）和侵蚀（Erosion）效应。

• 已公开特征： D7 第[0016]段公开了导电特征120（如铜、钨等），第[0022]段公开了“介电材料322和金属324可作为集成电路中互连结构的一部分，并且可由双镶嵌处理（dual damascene processing）制造”。

• 未公开特征： D7 重点在于平坦化工艺中的虚拟通孔排布。虽然提到了铜和钨，但它未公开特征B（用单镶嵌工艺制造接入第一MOL的第一通孔），也未公开在一个电介质层中通过单/双镶嵌混合工艺分别连接不同MOL层级的架构设计。

技术特征比对表格

为了直观呈现，以下为权利要求1各技术特征与相关对比文件（D1, D3, D7）的比对表格：

分析结论：

各对比文件无论是单独还是结合，均未实质公开或给出启示将 单镶嵌工艺（针对第一MOL，第一材料） 与 双镶嵌工艺（针对第二MOL，第二材料） 在同一电介质层面上整合（即特征组合 B + E + G）。目标专利权利要求1具备较强的新颖性与创造性。

您是否需要我基于这份特征比对表格，为您进一步草拟一份针对审查意见通知书（OA）中关于创造性（非显而易见性）驳回的答复逻辑大纲或争辩思路？

你好！作为一名经验丰富的专利代理师，我非常乐意协助你完成这项侵权/无效分析工作。针对目标专利说明书以及你提供的7篇对比文件，我进行了深入的拆解和交叉比对。

一、 整体评估与对比文件筛选

首先，我们需要对提供的对比文件进行领域相关性筛选，以排除噪音：

• 非相关文件：D2 (US2011254890A1) 涉及喷墨打印机控制，D6 (US7362821B1) 涉及放大器预失真线性化。这两篇文件与半导体器件及通孔制造工艺完全无关，未公开权利要求1的任何特征。

• 高相关文件：D7 (US7843005B2) 明确公开了MOL（中部制程）层及电路结构；D3 (US2012070986A1) 和 D1 (US2009152724A1) 明确公开了单镶嵌（Single Damascene）和双镶嵌（Dual Damascene）工艺以及介电层中的通孔结构。

因此，接下来的分析将重点聚焦于 D1、D3 和 D7。

二、 核心对比文件原文出处与特征分析

权利要求1的核心发明点在于：在同一半导体器件中，针对不同层级的MOL互连层，采用不同的导电材料，并分别匹配单镶嵌和双镶嵌工艺来制造通孔。

以下是各对比文件对权利要求1技术特征的实质公开情况及原文出处：

1. 对比文件 D7 (US7843005B2) —— 对应特征 A, D, H, I

D7 重点公开了半导体器件中的MOL（中部制程）互连层、通孔以及底层电路（FETs）的物理位置关系。

• 原文出处 [0005]："Each field effect transistor comprises a gate electrode 42... The field effect transistors are serially connected via a set of contact vias 88 and metal lines 98. The contact vias 88 are embedded in a middle-of-line (MOL) dielectric layer 80, and the metal lines 98 are formed in a interconnect-level dielectric layer 90."

• 分析：D7 毫无异议地公开了特征H和I。场效应晶体管（FETs）构成了“电路”，且接触通孔（相当于权利要求中的通孔）布置在MOL介电层中，金属线布置在互连层中，这实质上公开了MOL互连层位于电路与导电互连层之间的位置关系。

2. 对比文件 D3 (US2012070986A1) —— 对应特征 B, E, C, F

D3 明确公开了在半导体制造中使用单镶嵌工艺和双镶嵌工艺来制造包含铜等导电材料的通孔和布线层。

• 原文出处 [0074]："...the single damascene method was used for forming the first wiring layer."（实质公开了特征B：使用单镶嵌工艺制造第一层）。

• 原文出处 [0065]："A second and subsequent wiring layers that are to be formed by the dual damascene method or the single damascene method..."（实质公开了特征E：使用双镶嵌工艺制造后续层）。

• 分析：D3 实质公开了在介电层（如SiOCH film）中布置通孔，并且明确提及了单镶嵌和双镶嵌工艺的应用。

3. 对比文件 D1 (US2009152724A1) —— 对应特征 B, E, C, F, G

D1 公开了集成电路中用于大电流器件的互连结构，涉及通孔、介电层、多种金属材料以及镶嵌工艺。

• 原文出处 [0030]："The above-described embodiments may be formed using any now known or later developed Damascene or dual Damascene techniques."（公开了特征B和E中的镶嵌/双镶嵌工艺）。

• 原文出处 [0026]："The metal of buffer metal segment 110 and metal power line 122 may be any conventional IC metal such as copper (Cu), aluminum (Al), etc. Dielectric 120 may include any now known or later developed BEOL interlevel dielectric..."

• 分析：D1 公开了通孔被布置在介电层（Dielectric 120）中，且提到了可以使用不同的导电材料（如铜或铝），这为特征G（第一导电材料不同于第二导电材料）提供了技术启示。

三、 权利要求1技术特征比对表

四、 代理师总结

从比对结果来看，虽然 D1、D3 和 D7 碎片化地公开了权利要求1中的“单/双镶嵌工艺”、“介电层”、“不同的金属材料”以及“MOL互连层位置”等技术特征，但没有任何一篇单一对比文件完整地公开了权利要求1的全部技术方案。 权利要求1的创造性体现在其特定的组合方式：为了克服不同层级之间由于深宽比（纵横比）或电阻特性带来的限制，针对第一MOL层使用第一导电材料+单镶嵌工艺，而针对第二MOL层使用第二导电材料+双镶嵌工艺。在上述现有技术中，并没有给出将单/双镶嵌工艺与不同导电材料针对性地应用于同一互连层不同MOL分支的明确技术启示。

请问你希望我基于这份比对分析，起草一份针对审查意见的答复草案（强调创造性），还是准备用于无效宣告请求的组合评述逻辑（尝试将D7与D3结合来攻击创造性）？

你好。作为一名专业的专利代理师，我已经对你提供的权利要求1以及7篇对比文件进行了详细的技术比对和拆解分析。

为了更直观地理解权利要求1中核心的“单镶嵌（Single Damascene）”与“双镶嵌（Dual Damascene）”工艺差异，您可以参考以下图示：

以下是详细的侵权/可专利性分析报告。

一、 对比文件基本情况与关联性定性

为了表述清晰，首先将提供的对比文件进行编号映射：

• D1: US7999320B2 (SOI radio frequency switch...)

• D2: US8133774B2 (SOI radio frequency switch...)

• D3: US8407590B1 (On-screen user-interface graphic)

• D4/D5: WO2008060516A1 (THREE-PIECE CONTAINER)

• D6: WO2011075413A1 (DYNAMICALLY REACTING POLICIES...)

• D7: WO2015171223A1 (VIA MATERIAL SELECTION AND PROCESSING)

关联性定性评估：

1. 高度相关（破坏新颖性/创造性）：D7。经核对，D7的内容与目标专利说明书（CN107004636B）的英文同族/PCT国际公布文件完全一致。D7毫无异议且实质性地公开了权利要求1的所有技术特征（100%覆盖）。

2. 部分相关（背景技术）：D1、D2。这两篇文件涉及半导体器件、MOL（中部制程）电介质层和通孔互连，公开了权利要求中的基础半导体结构（特征A、H、I的部分内容），但未公开单/双镶嵌工艺的区别使用以及不同导电材料的结合（特征B、C、E、F、G）。

3. 完全无关：D3、D4/D5、D6。这几篇文件分别涉及软件UI界面、纸盒包装容器和移动金融交易安全，与半导体互连制程毫不相干，未公开任何特征。

二、 详细的特征比对与原文出处分析（核心分析D7与D1/D2）

以下将权利要求1拆解为A-I九个技术特征，并紧密结合D7 (WO2015171223A1) 和 D1 (US7999320B2) 的原文进行比对。

1. 核心公开文件分析：D7 (WO2015171223A1)

D7作为目标专利的同族，其说明书原文直接且完整地披露了权利要求1的各项特征。

• 特征A、B、D、E、G：D7在 Paragraph [0004] 中进行了集中且实质性的公开。

  • 原文："A semiconductor interconnect may include a first via of a first conductive material between a first conductive interconnect layer and a first middle of line (MOL) interconnect layer. The first MOL interconnect layer is on a first level. The first via is fabricated with a single damascene process. Such a semiconductor interconnect also includes a second via of a second conductive material between the first conductive interconnect layer and a second MOL interconnect layer. The second MOL interconnect layer is on a second level. The second via is fabricated with a dual damascene process. The first conductive material is different than the second conductive material."

  • 分析：该段落明确指出了第一通孔（第一导电材料、位于第一MOL与第一导电互连层之间）采用单镶嵌工艺（特征A、B）；第二通孔（第二导电材料、位于第二MOL与互连层之间）采用双镶嵌工艺（特征D、E）；且两种导电材料不同（特征G）。

• 特征C、F（通孔在电介质层中，且互连层的不同部分由第二导电材料构成）：D7在 Paragraph [0034] 进行了实质公开。

  • 原文："A dielectric layer 308 is patterned and the openings are filled with a second conductive material 310 to form a second via 330 and a first conductive interconnect layer 340 (340-1, 340-2)... first conductive interconnect layer 340-2 of the second conductive material 310 accesses the first MOL interconnect layer 302 through the first via 330..."

  • 分析：原文指出第二通孔(330)和第一导电互连层(340)都由第二导电材料(310)构成，且分布在电介质层(308)中。互连层通过不同通孔连接底部的MOL层，完美对应特征C和F。

• 特征H、I（电路与MOL的层级位置关系）：D7在 Paragraph [0002] & [0035] 中公开。

  • 原文："[0035] The timing of the circuit accessed through the first conductive material 306 and the second conductive material 310..." 以及 [0002] 对FEOL, MOL, BEOL的相对位置描述。

     

     

  • 分析：明确了电路（FEOL器件）在底部，MOL在中间，而导电互连层在上方，MOL层必然布置在电路与导电互连层之间。

     

     

2. 背景文件分析：D1 (US7999320B2) / D2 (US8133774B2)

• 特征A、H、I（部分公开）：D1和D2在说明书中公开了带有MOL层的晶体管结构。

   

   

  • D1原文出处：Paragraph [0005]："The contact vias 88 are embedded in a middle-of-line (MOL) dielectric layer 80, and the metal lines 98 are formed in an interconnect-level dielectric layer 90."

     

     

  • 分析：D1实质公开了通孔位于互连层（metal lines 98）和底层电路/基板之间，且提到了MOL电介质层。但完全没有提及第一通孔与第二通孔在工艺（单镶嵌vs双镶嵌）及材料上的区分，未公开特征B、C、D、E、F、G。

     

     

三、 权利要求技术特征比对表格

注：因D3、D4、D5、D6未公开任何相关特征，为保证表格简洁性，此处仅列出具有技术相关性的D1、D2与D7。

结论与建议

从上述对比可以得出结论：D7作为对比文件，构成了对该权利要求1新颖性的完全破坏。 D1和D2仅能作为该技术领域的通用背景技术（指出MOL和互连层的常规存在），不能用于评价核心的镶嵌工艺与材料组合。

接下来，您希望我基于这份分析，为您起草一份用于答复审查意见（OA）的争辩思路，还是协助您重新评估或修改权利要求1以避开D7的公开范围？

你好！作为一名经验丰富的专利代理师，我已仔细阅读并比对了目标专利说明书（CN107004636B）的权利要求1与你提供的七篇对比文件（D1-D7）。

权利要求1的核心发明点在于一种混合通孔结构：在同一个半导体器件中，针对不同的中部制程（MOL）互连层，采用不同的镶嵌工艺（单镶嵌 vs. 双镶嵌）和不同的导电材料（第一材料 vs. 第二材料）来连接到第一导电互连层。这一设计解决了高密度芯片中通孔深宽比与材料电阻之间的矛盾（例如高深宽比使用钨/单镶嵌，低电阻要求使用铜/双镶嵌）。

以下是详尽的特征比对、最接近现有技术分析以及创造性/无效性评估。

一、 权利要求1技术特征比对表格

为了清晰展示，将权利要求1分解为技术特征A至I。

图例：[√] 明确公开 / 实质公开；[O] 部分公开 / 宽泛提及；[X] 未公开

二、 对比文件详细公开情况分析

1. 对比文件 D1 (CN102231361A)

• 实质公开内容：D1公开了一种垂直集成的半导体部件，包含有源器件和无源器件（如电阻器、MIM电容器、电感器）。D1在【具体实施方式】段落中明确指出了镶嵌工艺和不同材料的使用。

  • 关于特征B和E（单/双镶嵌）：原文提到“集成的有源器件是采用单镶嵌工艺或双镶嵌工艺来制造的”以及“电感器是采用铜镶嵌工艺（copper damascene process）制造在第三器件层次...”。这实质公开了在同一个半导体器件制造环境中使用单镶嵌和双镶嵌工艺。

  • 关于特征G（不同导电材料）：原文提到层31可以使用的材料包括“钛、钽、钨、铂...”（相当于第一材料），同时也大量描述了使用“铜层”或“铝层”（相当于第二材料）。

• 未公开的区别特征：D1没有毫无疑义地公开特征A至F的特定结构拓扑关系——即在同一个第一导电互连层下方，同时存在连接到第一MOL层的第一材料单镶嵌通孔，以及连接到第二MOL层的第二材料双镶嵌通孔。D1中的单镶嵌和双镶嵌是作为替代方案（“或”）提及，或者用于完全不同的垂直层级（如电感器层与电容器层），并未教导将其混合用于解决不同MOL层级深宽比的问题。

2. 对比文件 D2 (US2007224795A1)

• 实质公开内容：D2主要解决双镶嵌工艺中CMP（化学机械抛光）带来的“碟型凹陷（dishing）”和“侵蚀（erosion）”问题。

  • 关于特征E、F（双镶嵌与通孔材料）：原文段落[0003]和[0016]明确提到：“In the dual damascene process, copper is often used as conductive material for interconnection.”以及“The conductive features 120 may include copper...”。

• 未公开的区别特征：D2的重点在于引入“伪通孔（dummy vias）”以平衡图案密度，完全没有教导使用两种不同的镶嵌工艺搭配两种不同的导电材料来连接不同的MOL层。

3. 对比文件 D4 (US2012070986A1)

• 实质公开内容：D4讨论了在形成Cu（铜）布线时保护低k电介质层（SiOCH）免受CMP损伤的方法。

  • 关于特征E（双镶嵌/铜布线）：原文Background段落明确描述了传统的铜双镶嵌工艺：“a damascene method is used... filling Cu in the groove, and polishing off excess Cu...”。

• 未公开的区别特征：与D2类似，D4通篇仅关注单一的铜镶嵌工艺的改进，未公开单/双镶嵌混合及材料替换（特征B, G）。

4. 其它对比文件 (D3, D5, D6, D7)

• D3 (US2009152724A1) 关注高电流互连的电迁移问题，采用缓冲金属段（buffer metal segment）。

• D5-D7 (US7843005B2, US7999320B2, US8133774B2) 属于同一个专利家族或技术路线，探讨的是绝缘体上硅（SOI）射频开关（RF switch）的寄生耦合和基底电荷层（induced charge layer）耗尽问题，其核心在于穿透MOL层到达衬底的导电通孔（conductive via）设计。

• 结论：这四篇文件均未涉及单/双镶嵌工艺在MOL层的混合使用，对权利要求1的无效不具实质威胁。

三、 最接近的对比文件 (Closest Prior Art) 分析

从“整体解决的技术问题”以及“技术效果”角度分析，对比文件 D1 (CN102231361A) 是在创造性分析过程中最适合作为最接近现有技术的对比文件。

• 选择理由：

  1. 技术领域与对象：D1与目标专利高度一致，均涉及高密度集成电路中多层级互连（包含有源和无源器件）的制造。

  2. 工艺制程的重合度：在提供的所有对比文件中，仅有D1同时明确探讨了单镶嵌工艺（Single Damascene）、双镶嵌工艺（Dual Damascene）以及不同种类导电金属（如钨、铜、铝等）在多层互连结构中的应用。

  3. 技术问题距离：虽然D1没有解决“通孔深宽比导致的时序/电阻问题”，但它提供了一个拥有多个垂直电路元件层级（第一、第二、第三层次），且运用了镶嵌工艺和不同金属材料的复杂半导体基座。以此为起点进行创造性推演最为合理。

四、 权利要求1的无效可能性评估

结论：使用上述对比文件的组合，无法毫无疑义地无效权利要求1。权利要求1具备新颖性和创造性。

分析过程（基于“三步法”）：

1. 确定区别技术特征：如前所述，以D1为最接近现有技术，权利要求1的区别技术特征在于**“混合通孔结构”的特定配置**——即在第一导电互连层中，第一部分通过单镶嵌的第一材料（如钨）通孔连接第一MOL层，而第二部分通过双镶嵌的第二材料（如铜）通孔连接第二MOL层。

2. 确定实际解决的技术问题：根据目标专利说明书（段落[0004]和[0028]、[0038]），由于深宽比（纵横比）的限制，较低电阻的铜无法适用于纵横比大于二的通孔，因此该区别技术特征实际解决的技术问题是：如何克服因布线密度增加导致的高深宽比通孔的填充困难，同时在不同层级互连中实现电阻和时序的最佳平衡。

3. 判断是否存在技术启示 (Teaching / Suggestion)：

   • D1虽然提及了钨和铜，也提及了单镶嵌和双镶嵌，但它是将它们应用于不同的宏观器件层次（例如用双镶嵌做顶层的电感，底层做电阻），并未给出“在同一互连层向下打孔时，根据所连接的MOL层深宽比不同，混合搭配使用单镶嵌（钨）和双镶嵌（铜）”的任何技术启示。

   • 结合D2或D4（它们仅仅教导了如何优化单一的铜双镶嵌工艺的CMP平坦度）或D3、D5-D7（解决电迁移或射频隔离问题），都无法弥补这一技术鸿沟。

   • 现有技术中通常习惯于在同一金属层级采用统一的工艺和材料以降低制造复杂度。目标专利反常规地在同一互连层次中引入混合工艺和混合材料，且没有任何一篇对比文件给出了这样的组合动机。

请问您是否需要我针对权利要求中的“MOL（中部制程）层”与各对比文件中描述的具体介电层（如TEOS层等）做进一步的等同侵权或结构对应分析？

你好！作为一名经验丰富的专利代理师，我很高兴能协助你进行这项专利无效检索与比对分析。处理这类混合工艺（单/双镶嵌）及多材料互连结构的权利要求，核心在于精准剥离出“技术特征的组合方式”。

以下是我对目标专利权利要求1与三篇对比文件的详尽分析。为了便于阅读，我将三篇对比文件分别定义如下：

• D1: US2009152724A1

• D2: US2012070986A1

• D3: US7843005B2

一、 技术特征拆解与对比文件公开情况

为了更直观地理解单镶嵌与双镶嵌工艺的区别，这里插入两张工艺原理图，这对于理解权利要求1的核心发明点至关重要：

以下是权利要求1各项技术特征在D1、D2、D3中的公开情况比对表：

二、 最接近的对比文件 (Closest Prior Art) 分析

在创造性分析（如欧洲的Problem-Solution Approach或中国的三步法）中，选择最接近的对比文件需要看哪个文件在技术领域、解决的技术问题以及整体结构上与目标专利最相似。

结论：D3 (US7843005B2) 最适合作为最接近的对比文件。

分析理由：

1. 结构环境最高度契合：目标专利解决的是中部制程 (MOL) 互连布线密度增加带来的电阻和时序问题。D3 明确定义了相同的物理层级结构，即前端器件（场效应晶体管）、中部制程层（MOL dielectric layer 80 及其内部的 contact vias 88）、以及后端互连层（interconnect-level dielectric layer 90 及其内部的 metal lines 98）。这是D1和D2所缺乏的精确空间定位。

2. 解决的技术问题相似性：虽然D3的主要发明点在于解决SOI衬底中的射频信号寄生耦合问题，但它同样面临且描述了如何在极高频率和密集器件之间建立可靠的MOL电连接（通过接触通孔 88 和金属线 98）。

3. 技术效果的基准点：以D3为起点，本领域技术人员可以清晰地识别出D3缺乏**“在MOL层混合使用不同导电材料并分别采用单/双镶嵌工艺”**这一核心区别技术特征。

三、 创造性及无效可能性评估 (D1-D3的组合是否能毫无疑义地无效权利要求1)

结论：仅凭D1、D2和D3的组合，无法毫无疑义地（实质性地）无效权利要求1。权利要求1具有较强的稳定性。

分析理由：

1. 核心区别技术特征未被公开：权利要求1的核心发明点在于**“混合通孔结构”**——即为了克服高纵横比通孔的电阻问题，在同一器件中针对第一MOL层使用“第一材料+单镶嵌工艺”，针对第二MOL层使用“第二材料+双镶嵌工艺”。

2. 缺乏技术启示 (No Motivation to Combine)：

   • D1 仅泛泛地提到“可以使用现有的或未来开发的镶嵌或双镶嵌技术”[段落0030]，其目的是为了解决高电流下的电迁移问题，而非解决不同长径比通孔的材料填充和电阻问题。

   • D2 虽然同时提到了单镶嵌和双镶嵌 [段落0074-0075]，但其上下文是为了说明其保护的低介电常数(low-k)层保护方法适用于这两种工艺中的任何一种，并未教导在同一个互连架构中交替搭配使用这两种工艺以及两种不同的导电材料。

   • D3 提供了MOL层的结构基础，但完全没有探讨通孔材料的选择和具体的镶嵌工艺。

3. 拼凑难度过高：如果要用这三篇文件组合来无效目标专利，审查员或无效请求人需要进行“事后诸葛亮 (Hindsight)”式的拼凑，即主观地从D1拿材料概念，从D2拿工艺概念，强行嵌入到D3的结构中。这种缺乏明确技术启示的组合在无效宣告程序中极易被驳回。

希望这份详尽的分析对你的专利无效策略有所帮助。是否需要我进一步根据权利要求1的区别技术特征，为你构建一套在未来的检索中寻找“更优对比文件（如重点检索混合使用钨和铜工艺的文献）”的检索式？