非显而易见性评估仅供参考，不构成法律建议。
权利要求列表点击可跳转
对比文件列表
| 编号 | 名称 |
|---|---|
| 0 | 2011-07-28_JP2011144844A_发明专利_JP2011144844A Live pipe joint and attachment method of branch pipe joint.docx |
| 0 | 2009-06-11_JP2009128829A_发明专利_JP2009128829A Manufacturing method for waveguide.docx |
| 0 | 2009-08-06_JP2009171859A_发明专利_JP2009171859A Food pretreating method.docx |
| 0 | 2009-11-26_US2009289679A_发明申请_US20090289679A1 Duty correction circuit_+++jklm+++.docx |
| 0 | 2010-01-07_JP2010004526A_发明专利_JP2010004526A Duty correcting circuit_+++j_k_l_m+++.docx |
| 0 | 2010-06-03_US2010134154A_发明申请_US20100134154A1 ODD NUMBER FREQUENCY DIVIDING CIRCUIT_+++A_F_G_O_P_r+++.docx |
| 0 | 2010-11-23_US7839195B_发明授权_US07839195B1 Automatic control of clock duty cycle_+++J_K_a_b_c_d+++.docx |
| 0 | 2011-01-20_WO2011007548A_发明申请_WO2011007548A1 ファイバー電極を備える蓄電デバイス及びその製造方法.docx |
| 0 | 2011-06-07_US7956696B_发明授权_US07956696B2 Techniques for generating fractional clock signals_+++A+++.docx |
| 0 | 2009-05-06_EP2056459A_发明公开_EP2056459A1 Frequency divider and method for frequency division_+++D_N_O_P_a_b_c_e_f_g_h_i+++.docx |
| 0 | 2012-04-18_EP2056459B_发明授权_EP2056459B1 Frequency divider and method for frequency division_+++A_F_G_o+++.docx |
| 0 | 2012-06-13_JP4950088B_发明专利_JP4950088B2 Under treatment method of food.docx |
| 0 | 2012-08-22_JP5009762B_发明专利_JP5009762B2 A method for manufacturing a waveguide.docx |
| 0 | 2012-12-13_JP2012532517A_发明专利_JP2012532517A Fast divide - by - two circuit_+++A_E_F_G_Q_R_o_p+++.docx |
| 0 | 2013-01-17_US2013015891A_发明申请_US20130015891A1 DYNAMIC DIVIDE BY 2 WITH 25% DUTY CYCLE OUTPUT WAVEFORMS_+++A_D_E_F_G_N_O_Q_R_b_c_h_i+++.docx |
| 0 | JP2012175441A_Description_20260310_0138.docx |
| 0 | JP2014034775A_Description_20260310_0138.docx |
| 0 | 1984-08-08_EP0115207A_发明公开_EP0115207A2 A mixing apparatus.docx |
| 0 | 2008-12-18_US2008311330A_发明申请_US20080311330A1 HOT EMBOSSING OF STRUCTURES.docx |
| 0 | 2008-10-28_US7444534B_发明授权_US07444534B2 Method and apparatus for dividing a digital signal by X.5 in an information handling system_+++a_e+++.docx |
| 0 | 2008-06-12_US2008136540A_发明申请_US20080136540A1 METHOD AND SYSTEM FOR USE OF TSPC LOGIC FOR HIGH-SPEED MULTI-MODULUS DIVIDER IN PLL.docx |
| 0 | 2008-01-17_JP2008011132A_发明专利_JP2008011132A 90-degree phase shifter_+++A_E_F_G_O_Q_R_b+++.docx |
| 0 | 2008-01-03_US2008001645A_发明申请_US20080001645A1 PHASE SHIFTER_+++A_F_G_O_R_e+++.docx |
| 0 | 2007-12-21_WO2007146590A_发明申请_WO2007146590A2 DUTY CYCLE CORRECTION CIRCUIT_+++a_b_k+++.docx |
| 0 | 2007-11-22_JP2007306555A_发明专利_JP2007306555A Method and apparatus for correcting digital signal duty cycle_+++l+++.docx |
| 0 | 2003-01-21_US6509771B_发明授权_US06509771B1 Enhanced operational frequency for a precise and programmable duty cycle generator_+++j_k+++.docx |
| 0 | 2002-05-08_JP2002513232A_发明专利_JP2002513232A Crystal oscillator with controlled duty cycle.docx |
| 0 | 2002-03-12_US6356129B_发明授权_US06356129B1 Low jitter phase-locked loop with duty-cycle control.docx |
| 0 | 2001-04-17_US6218974B_发明授权_US06218974B1 Data multiplexing in mixed-signal circuitry_+++a+++.docx |
| 0 | 2001-03-06_US6198322B_发明授权_US06198322B1 Duty-ratio correction circuit and clock generation circuit_+++a_b_c_d+++.docx |
| 0 | 2000-02-22_US6028491A_发明授权_US6028491A Crystal oscillator with controlled duty cycle_+++J_k_m+++.docx |
| 0 | 1988-05-11_EP0115207B_发明授权_EP0115207B1 A mixing apparatus.docx |
| 0 | 1985-08-28_EP0086627B_发明授权_EP0086627B1 Anti-cancer device.docx |
权利要求1
一种用于生成分频信号的装置，包括： 多个除法器电路(610a，610k)，耦合在反馈回路中，并且每个除法器电路被配置为接收在第一频率的时钟信号并且提供在第二频率的至少一个分割的信号，所述第二频率是所述第一频率的分数；以及多个占空比调整电路(620a，620k)，每个占空比调整电路在所述反馈回路内耦合到相应的除法器电路，并且被配置为调整由所述多个除法器电路中的一个除法器电路提供的所述至少一个分割的信号的占空比并且向所述多个除法器电路中的另一个除法器电路提供至少一个占空比调整的信号，其中所述反馈回路被配置为使所述多个占空比调整电路中的最后一个占空比调整电路将其占空比调整的信号提供给所述多个除法器电路中的第一个除法器电路，其中所述多个除法器电路中的至少一个除法器电路的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。
失效
权利要求2
根据权利要求1所述的装置，所述多个除法器电路包括： 第一锁存器(310a)，被配置为接收所述时钟信号并且提供第一分割的信号；以及第二锁存器(310b)，被配置为接收所述时钟信号并且提供第二分割的信号。
权利要求3
根据权利要求2所述的装置，所述多个占空比调整电路包括：第一占空比调整电路(320a)，被配置为从所述第一锁存器接收所述第一分割的信号并且向所述第二锁存器提供第一占空比调整的信号；以及第二占空比调整电路(320b)，被配置为从所述第二锁存器接收所述第二分割的信号并且向所述第一锁存器提供第二占空比调整的信号。
权利要求4
根据权利要求3所述的装置，所述第一占空比调整电路包括：反相器(434)，被配置为接收可调整偏置电流并且提供具有基于所述可调整偏置电流确定的可调整占空比的所述第一占空比调整的信号。
权利要求5
根据权利要求4所述的装置，所述第一占空比调整电路还包括：占空比控制器(436)，被配置为接收占空比控制信号并且提供用于所述反相器的所述可调整偏置电流。
权利要求6
根据权利要求5所述的装置，所述占空比控制器包括： 查找表(532)，被配置为接收所述占空比控制信号并且提供至少一个控制信号；以及偏置电流生成器(534)，被配置为接收所述至少一个控制信号并且提供用于所述反相器的所述可调整偏置电流。
权利要求7
根据权利要求3所述的装置，所述第一锁存器被配置为进一步接收所述第二占空比调整的信号并且提供所述第一分割的信号。
权利要求8
根据权利要求2所述的装置，所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。
权利要求9
根据权利要求3所述的装置，所述第一锁存器和所述第二锁存器以及所述第一占空比调整电路和所述第二占空比调整电路被配置为执行除以2，并且所述第二频率是所述第一频率的一半。
权利要求10
根据权利要求3所述的装置，所述第一分割的信号包括同相分割的信号，并且所述第二分割的信号包括正交分割的信号。
权利要求11
一种生成分频信号的方法，包括： 利用耦合在反馈回路中的多个除法器电路生成(812)至少一个分割的信号，每个除法器电路接收在第一频率的时钟信号并且提供在第二频率的所述至少一个分割的信号，所述第二频率是所述第一频率的分数；以及通过利用多个占空比调整电路调整由一个除法器电路提供的所述至少一个分割的信号的占空比来生成(814)将要提供给另一个除法器电路的至少一个占空比调整的信号，每个占空比调整电路在所述反馈回路内耦合到相应的除法器电路，其中所述反馈回路被配置为使所述多个占空比调整电路中的最后一个占空比调整电路将其占空比调整的信号提供给所述多个除法器电路中的第一个除法器电路，其中所述多个除法器电路中的至少一个除法器电路的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。
权利要求12
根据权利要求11所述的方法，所述多个除法器电路包括第一锁存器和第二锁存器，生成所述至少一个分割的信号包括：利用所述第一锁存器生成第一分割的信号；以及 利用所述第二锁存器生成第二分割的信号。
权利要求13
根据权利要求12所述的方法，所述多个占空比调整电路包括第一占空比调整电路和第二占空比调整电路，生成所述至少一个占空比调整的信号包括：利用所述第一占空比调整电路生成第一占空比调整的信号；以及 利用所述第二占空比调整电路生成第二占空比调整的信号。
权利要求14
根据权利要求13所述的方法，所述第一占空比调整电路包括反相器，所述生成所述第一占空比调整的信号包括：生成具有基于所述反相器的可调整偏置电流确定的可调整占空比的所述第一占空比调整的信号。
权利要求15
根据权利要求14所述的方法，还包括： 基于占空比控制信号生成用于所述反相器的所述可调整偏置电流。
权利要求16
根据权利要求14所述的方法，还包括： 基于占空比控制信号生成至少一个控制信号；以及 基于所述至少一个控制信号生成用于所述反相器的所述可调整偏置电流。
权利要求17
一种用于生成分频信号的装置，包括： 用于接收在第一频率的时钟信号并且基于所述时钟信号生成在第二频率的至少一个分割的信号的多个部件，所述第二频率是所述第一频率的分数；以及用于通过调整所述至少一个分割的信号的占空比来生成至少一个占空比调整的信号的多个部件，用于生成所述至少一个占空比调整的信号的每个部件在反馈回路中耦合到用于接收所述时钟信号的相应部件，其中所述反馈回路被配置为使得用于生成至少一个占空比调整的信号的所述多个部件中的最后一个部件将其占空比调整的信号提供给用于接收所述时钟信号的所述多个部件的第一个部件，其中用于接收所述时钟信号的所述多个部件中的至少一个部件的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。
权利要求18
根据权利要求17所述的装置，用于生成所述至少一个分割的信号的所述多个部件包括：第一锁存部件，被配置为生成第一分割的信号；以及 第二锁存部件，被配置为生成第二分割的信号。
权利要求19
根据权利要求18所述的装置，用于生成所述至少一个占空比调整的信号的所述多个部件包括：第一占空比调整部件，被配置为生成第一占空比调整的信号；以及第二占空比调整部件，被配置为生成第二占空比调整的信号。
权利要求20
根据权利要求19所述的装置，所述第一占空比调整部件被配置为生成具有基于可调整偏置电流确定的可调整占空比的所述第一占空比调整的信号。
权利要求21
根据权利要求20所述的装置，还包括： 用于基于占空比控制信号生成所述可调整偏置电流的部件。
权利要求22
一种非瞬态计算机可读介质，包括存储在其上的计算机程序，所述计算机程序在被至少一个处理器执行时使所述至少一个处理器：利用耦合在反馈回路中的多个除法器电路生成至少一个分割的信号，每个除法器电路接收在第一频率的时钟信号并且提供在第二频率的所述至少一个分割的信号，所述第二频率是所述第一频率的分数；以及通过利用多个占空比调整电路调整所述至少一个分割的信号的占空比来生成至少一个占空比调整的信号，每个占空比调整电路在所述反馈回路内耦合到相应的除法器电路，其中所述反馈回路被配置为使所述多个占空比调整电路中的最后一个占空比调整电路将其占空比调整的信号提供给所述多个除法器电路中的第一个除法器电路，其中所述多个除法器电路中的至少一个除法器电路的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。