**对比文件名称**：2007-11-22_JP2007306555A_发明专利_JP2007306555A Method and apparatus for correcting digital signal duty cycle
**目标专利名称**：297在反馈回路中具有占空比调整的分频器CN105324938B
**模型名称**：GPT-4
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A**：包括：多个除法器电路(610a，610k)，耦合在反馈回路中，并且每个除法器电路被配置为接收在第一频率的时钟信号并且提供在第二频率的至少一个分割的信号，所述第二频率是所述第一频率的分数<br>**未被公开** | 对比文件全文未提及“除法器”、“分频器”、“锁存器”组成的反馈回路分频结构。对比文件涉及占空比测量和校正，其核心电路是电荷泵（チャージ・ポンプ回路102）和DCM电路，用于测量输入时钟信号的占空比并生成对应的电压（Vc_out），不涉及对时钟信号进行分频以产生频率为原频率分数的“分割的信号”。 | 本技术特征限定了分频器的核心功能：通过耦合在反馈回路中的多个除法器电路对输入时钟进行分频。对比文件（JP2007306555A）公开的是一种占空比测量和校正系统，其目的是测量或校正一个时钟信号本身的占空比，而不是生成一个新的、频率被分割的信号。本领域技术人员阅读对比文件后，无法毫无疑义地得出或合理推断出其中存在一个用于分频的、由多个除法器电路构成的反馈回路。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **特征B**：以及多个占空比调整电路(620a，620k)，每个占空比调整电路在所述反馈回路内耦合到相应的除法器电路，<br>**未被公开** | 对比文件全文未提及占空比调整电路与除法器电路在反馈回路内的耦合关系。对比文件图8-9及说明书[2]描述了可编程占空比时钟生成器（プログラム可能なデューティ・サイクル・クロック生成器回路605）与DCM电路600连接，形成一个用于校正时钟信号占空比的反馈环路。例如，说明书[2]记载：“プログラム可能なデューティ・サイクル・クロック生成器回路６０５は、図に示されるようにＤＣＭ回路６００に結合する。” | 本技术特征限定了占空比调整电路位于分频器的反馈回路内部，并耦合到相应的除法器电路。对比文件虽然公开了一个包含占空比调整功能（可编程占空比时钟生成器605）的反馈环路，但该反馈环路的目的是将DCM电路600的测量结果反馈回去，以调整原始输入时钟CLK_TEST的占空比，使其接近期望值。这是一个针对原始时钟信号占空比的“校正反馈环”，并非目标专利中用于分频的“分频器反馈环”。对比文件中的占空比调整电路（时钟生成器605）并未耦合到任何进行分频的除法器电路上。因此，该技术特征未被公开。 |
| **特征C**：并且被配置为调整由所述多个除法器电路中的一个除法器电路提供的所述至少一个分割的信号的占空比并且向所述多个除法器电路中的另一个除法器电路提供至少一个占空比调整的信号，<br>**未被公开** | 对比文件全文未记载占空比调整电路接收来自除法器电路的“分割的信号”并调整其占空比后，再提供给另一个除法器电路。对比文件中，占空比调整电路（时钟生成器605）接收的是误差信号，并调整其自身输出的时钟信号CLK_TEST的占空比，该信号是提供给DCM电路600作为输入进行测量的（参见图8，说明书[2]）。 | 本技术特征描述了在分频器反馈回路内部，占空比调整信号在相邻除法器电路之间传递的特定数据流。对比文件中的反馈环路由DCM电路600测量时钟生成器605输出信号的占空比，生成误差信号，反馈给时钟生成器605以调整其输出。这里调整的对象是“原始输入时钟信号”，而非“分频器内部产生的分割信号”；反馈的信号是“误差信号”或“调整后的时钟信号”，而非从一个除法器电路流向另一个除法器电路的“占空比调整的信号”。两者在信号性质、路径和作用上均不相同。因此，该技术特征未被公开。 |
| **特征D**：其中所述反馈回路被配置为使所述多个占空比调整电路中的最后一个占空比调整电路将其占空比调整的信号提供给所述多个除法器电路中的第一个除法器电路，<br>**未被公开** | 对比文件全文未记载占空比调整电路将信号提供给除法器电路，更未形成从最后一个占空比调整电路到第一个除法器电路的环路。对比文件的反馈回路配置为：DCM电路600的输出（Vc_out或换算出的占空比值）反馈给控制逻辑/软件717，进而控制可编程时钟生成器605调整其输出CLK_TEST的占空比（参见图9，说明书[2]）。 | 本技术特征进一步限定了分频器反馈回路的一个具体闭环结构，即占空比调整后的信号在环路中循环，最终回馈到起始的除法器电路。对比文件中的反馈回路是“测量-计算误差-调整输出”的占空比校正环，其信号流不构成目标专利所描述的、在分频器内部循环的闭环。本领域技术人员无法从对比文件推导出这样的特定回路配置。因此，该技术特征未被公开。 |
| **特征E**：其中所述多个除法器电路中的至少一个除法器电路的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。<br>**未被公开** | 对比文件未描述任何作为除法器电路的元件。对比文件图1中的电荷泵电路102包含晶体管116、118等，其栅极接收时钟信号CLK_IN，但该电路是用于根据时钟占空比对电容124充电/放电以产生测量电压Vc，并非用于对时钟信号进行分频的除法器电路（参见说明书[2]对图1的描述）。 | 本技术特征涉及除法器电路内部元件的具体连接方式（差分输入时钟）。对比文件没有公开任何用作分频的除法器电路，因此更不可能公开该除法器电路内部元件的具体连接结构。虽然对比文件中有接收时钟信号的电路元件，但其作用是完全不同的（占空比测量而非分频）。因此，该技术特征未被公开。 |
| **特征F**：所述多个除法器电路包括：第一锁存器(310a)，被配置为接收所述时钟信号并且提供第一分割的信号<br>**未被公开** | 对比文件全文未提及“锁存器（ラッチ）”用于构成分频器或接收时钟信号并提供分割信号。 | 本技术特征具体限定了除法器电路包括锁存器。锁存器是构成目标专利中分频器（如除以2电路）的核心部件。对比文件专注于占空比测量和校正，其电路组成（如电荷泵、计数器、多路选择器、比较器等）不包含用于分频目的的锁存器结构。因此，该技术特征未被公开。 |
| **特征G**：以及第二锁存器(310b)，被配置为接收所述时钟信号并且提供第二分割的信号。<br>**未被公开** | 同上，对比文件未提及锁存器，更未提及两个锁存器。 | 同上，对比文件未公开任何锁存器，因此必然未公开第二锁存器及其功能。该技术特征未被公开。 |
| **特征H**：所述多个占空比调整电路包括：第一占空比调整电路(320a)，被配置为从所述第一锁存器接收所述第一分割的信号并且向所述第二锁存器提供第一占空比调整的信号<br>**未被公开** | 对比文件未提及锁存器，因此不可能记载从锁存器接收信号或向锁存器提供信号。 | 本技术特征描述了占空比调整电路与两个锁存器之间的具体连接关系。由于对比文件根本未公开作为除法器电路的锁存器（特征F、G），因此连接锁存器并处理其分割信号的占空比调整电路也不可能被公开。该技术特征未被公开。 |
| **特征I**：以及第二占空比调整电路(320b)，被配置为从所述第二锁存器接收所述第二分割的信号并且向所述第一锁存器提供第二占空比调整的信号。<br>**未被公开** | 同上，对比文件未提及锁存器及与之连接的占空比调整电路。 | 同上，由于锁存器未被公开，连接两个锁存器之间的第二占空比调整电路及其信号流也不可能被公开。该技术特征未被公开。 |
| **特征J**：所述第一占空比调整电路包括：反相器(434)，被配置为接收可调整偏置电流并且提供具有基于所述可调整偏置电流确定的可调整占空比的所述第一占空比调整的信号。<br>**未被公开** | 对比文件全文未提及通过可调整偏置电流控制的反相器来调整信号占空比。对比文件中占空比的调整是通过可编程占空比时钟生成器605改变其输出波形实现的（参见说明书[2]）。 | 本技术特征揭示了占空比调整电路的一种具体实现方式：使用受可调偏置电流控制的反相器来调整信号边沿，从而改变占空比。这是一种电路级的实现细节。对比文件虽然公开了占空比调整的功能（通过时钟生成器605），但未公开其内部采用反相器加可调偏置电流的具体电路结构。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该具体电路。因此，该技术特征未被公开。 |
| **特征K**：所述第一占空比调整电路还包括：占空比控制器(436)，被配置为接收占空比控制信号并且提供用于所述反相器的所述可调整偏置电流。<br>**未被公开** | 对比文件未公开占空比控制器为反相器提供可调偏置电流。对比文件中有控制软件/硬件（制御ソフトウェア７１７）接收测量结果并生成控制信号给时钟生成器605，但未提及生成偏置电流（参见说明书[2]）。 | 本技术特征进一步限定了产生可调偏置电流的占空比控制器。由于对比文件未公开采用可调偏置电流反相器的占空比调整电路（特征J），因此为这种电路提供偏置电流的控制器也不可能被公开。对比文件中的控制逻辑用于控制时钟生成器的输出波形，而非生成模拟偏置电流。因此，该技术特征未被公开。 |
| **特征L**：所述占空比控制器包括：查找表(532)，被配置为接收所述占空比控制信号并且提供至少一个控制信号<br>**《隐含公开》** | 对比文件说明书[2]记载：“一実施形態では、制御ソフトウェア２１７はＩＨＳ ２００内の制御機構として動作し、クロック周波数、クロック・デューティ・サイクル、および対応するＶＣ＿ＯＵＴ電圧値を、図２に示されるようなルックアップ・テーブル２１０に格納する。” 以及“制御ソフトウェア２１７はルックアップ・テーブル２１０にアクセスし、どのデューティ・サイクル値が現在のＶＣ＿ＯＵＴ電圧値に最も近いかを判定する。” | 本技术特征限定了占空比控制器中包含查找表，用于根据控制信号（可对应占空比目标值）输出控制信号。对比文件明确公开了使用查找表（LUT 210）来存储占空比与测量电压的对应关系，并在测量模式中，根据测得的电压值（Vc_out）查找对应的占空比值。在具有反馈校正功能的实施例（图8-10）中，控制软件717会利用查找表等信息计算出误差，并生成控制信号给可编程时钟生成器605以调整占空比。虽然对比文件中查找表的直接输入是测量电压，输出是占空比值（用于比较），但其作为“根据输入信号（可视为一种控制或查询信号）提供输出信号（用于控制）”的组件，其本质功能与目标专利中查找表的功能（接收占空比控制信号，提供控制信号）在广义上是类似的。本领域技术人员可以理解，在需要根据预设占空比目标值来产生具体电路控制信号的场景中，使用查找表进行映射是一种常见技术手段。因此，可以认为对比文件隐含公开了在占空比控制系统中使用查找表来提供控制信号的特征。 |
| **特征M**：以及偏置电流生成器(534)，被配置为接收所述至少一个控制信号并且提供用于所述反相器的所述可调整偏置电流。<br>**未被公开** | 对比文件全文未提及“偏置电流生成器（バイアス電流生成器）”，也未提及生成用于反相器的可调偏置电流。 | 本技术特征限定了将查找表的输出控制信号转换为模拟偏置电流的具体电路模块。对比文件公开了查找表，但未公开其后续连接一个偏置电流生成器。对比文件中控制信号作用于可编程时钟生成器605，该生成器的内部结构未被揭示，不能认定其包含偏置电流生成器。因此，该技术特征未被公开。 |
| **特征N**：所述第一锁存器被配置为进一步接收所述第二占空比调整的信号并且提供所述第一分割的信号。<br>**未被公开** | 对比文件未提及锁存器，因此不可能记载锁存器接收占空比调整的信号。 | 本技术特征描述了锁存器的输入信号来源之一。由于锁存器本身（特征F）未被公开，其具体的输入连接关系也不可能被公开。该技术特征未被公开。 |
| **特征O**：所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。<br>**未被公开** | 对比文件未提及锁存器，因此不可能记载锁存器之间的信号连接。 | 本技术特征描述了锁存器之间的交叉耦合反馈，这是构成分频器（如T型触发器）的典型方式。由于锁存器未被公开，这种特定的连接关系也不可能被公开。该技术特征未被公开。 |
| **特征P**：所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。<br>**未被公开** | 此特征与特征O重复。基于相同理由，未被公开。 | 同上。 |
| **特征Q**：所述第一锁存器和所述第二锁存器以及所述第一占空比调整电路和所述第二占空比调整电路被配置为执行除以2，并且所述第二频率是所述第一频率的一半。<br>**未被公开** | 对比文件全文未提及除以2的分频操作，也未提及产生频率为输入频率一半的信号。 | 本技术特征明确了分频器的具体分频比（除以2）及输出频率关系。这是目标专利分频器的一个具体应用实施例。对比文件完全不涉及信号分频功能，因此不可能公开执行除以2的分频器结构。该技术特征未被公开。 |
| **特征R**：所述第一分割的信号包括同相分割的信号，并且所述第二分割的信号包括正交分割的信号。<br>**未被公开** | 对比文件全文未提及“同相信号（同相信号）”和“正交信号（直交信号）”，也未提及生成相位差90度的信号对。 | 本技术特征限定了分频器输出信号的具体相位关系（I/Q信号），这在射频电路中常用于生成正交本振信号。对比文件处理的是单路时钟信号的占空比测量与校正，不涉及生成具有特定相位关系的多路信号。因此，该技术特征未被公开。 |
<<<l>>>