**对比文件名称**：发明授权_US08964490B2 Write driver circuit with low voltage bootstrapping for write assist
**目标专利名称**：117自适应负位线写入辅助
**本次调用模型名称**：专利创造性评估模型
**特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：位线对**<br>《直接公开》 | 第[0054]段：“bit line 409 denoted as ‘bl,’ and complement bit line 410 denoted as ‘blb.’”<br>第[0044]段：“Each of the columns may include ... a common pair (a true bit line and a complement bit line) of bit lines 316...” | 对比文件明确公开了存储器列中包含一对互补的位线（真实位线和补充位线），用于数据传输。这与目标专利权利要求中的“位线对”技术特征相同。因此，该特征被直接公开。 |
| **技术特征B：写入辅助电路，包含：电容器，具有耦合到负位线升压端子的第一端子以用于将负位线升压提供到所述位线对中的放电位线**<br>《直接公开》 | 第[0066]-[0067]段：“Capacitor 510 is further coupled to node 511... Node 511 is further coupled to pull-up device 504 and pull-down device 506.” 结合图5和波形图6（第[0071]段）的描述，电容器510用于在特定时序下将节点511（boost node）的电压变化耦合至列数据输出509（coldout），使其电压被拉低至地电位以下，产生负升压。列数据输出509通过列选择电路（如多路复用器302）连接到具体列的位线。 | 对比文件中的电容器510一端耦合到节点511（升压节点），另一端耦合到列数据输出509。在写入操作中，通过控制节点511的放电，使列数据输出509产生负电压（低于地电位），该负电压通过列选择电路最终施加到所选列的位线上，以辅助写入。其作用与目标专利中“将负位线升压提供到放电位线”相同。因此，该特征被直接公开。 |
| **技术特征C：第一反相器，具有耦合到所述电容器的第二端子的输出，所述反相器具有接地端子**<br>《直接公开》 | 第[0078]段：“Pull-down device 707 is controlled by the output of inverter 705, whose input is boost control signal 713.” 结合图7，反相器705的输出驱动下拉器件707的栅极，而下拉器件707的源极接地，漏极连接至公共节点716。公共节点716耦合到电容器708、717。 | 对比文件中的反相器705，其输出驱动一个下拉晶体管（707），该晶体管的源极接地，相当于反相器705通过该晶体管具有一个“接地端子”。反相器705的输出通过控制晶体管707的导通与否，来影响电容器（708/717）所连接的公共节点716的电位。虽然连接方式与目标专利图1中反相器120直接驱动电容器阳极略有不同，但实质都是通过一个反相器输出控制一个接地开关，进而影响与电容器相连节点的电位，在电路功能上等同。因此，本领域技术人员可以毫无疑义地认为对比文件公开了“具有接地端子的反相器，其输出耦合影响电容器端子”这一技术方案。该特征被直接公开。 |
| **技术特征D：开关，耦合于所述接地端子与接地之间，所述开关被配置成响应于升压跟踪信号的确证而断开以使得所述电容器的所述第二端子浮置以终止所述放电位线的所述负位线升压**<br>《未公开》 | 对比文件中未发现存在一个响应于“升压跟踪信号（boost tracking signal）”而断开，以使电容器端子浮置从而终止负升压的开关。对比文件控制负升压终止的方式不同（见第[0073]段）。 | 对比文件未公开该特征。在对比文件中，负升压的持续时间（终止时机）取决于电路参数（如电容值、位线电容、寄生漏电等），或通过延迟电路、自定时电路来确定（第[0073]段）。它没有公开如目标专利所述的、通过一个专门响应于模型化写入操作完成信号（升压跟踪信号）来断开接地通路，从而使电容器端子浮置以精准终止升压的动态开关机制。这是目标专利实现“自适应”的关键区别点。因此，该特征既未被直接公开，基于对比文件的内容也无法合理推断出（隐含公开）。 |
| **技术特征E：多个虚设存储器单元，并联耦合于一对虚设位线之间，所述多个虚设存储器单元被配置成电模型化对通过一对存取晶体管耦合到所述位线对的存储器单元的写入操作**<br>《隐含公开》 | 第[0070]段：“Self-timed circuits utilizing dummy or replica circuits may be employed, in other embodiments, to determine the necessary delay.” | 对比文件提到，在其它实施例中，可以使用“虚设（dummy）或复制（replica）电路”来确定必要的延迟。这属于本领域为模拟实际电路时序（如写入时间）而采用的公知技术手段。虽然对比文件没有具体描述这些“dummy circuits”是“多个并联耦合于一对虚设位线之间的存储器单元”，但本领域技术人员为了更精确地模拟实际存储器阵列（包含多个单元）的写入负载和时序，很容易想到使用多个虚设存储单元并联在虚设位线上来构建模型电路。因此，该特征可以被认为被对比文件隐含公开。 |
| **技术特征F：以及写入检测电路，被配置成响应于对所述多个虚设存储器单元的所述模型化写入操作的完成而确证所述升压跟踪信号。**<br>《隐含公开》 | 第[0070]段：“Self-timed circuits utilizing dummy or replica circuits may be employed... to determine the necessary delay.” 第[0073]段：“...a sensor circuit connected to column data output 509 may be employed to determine when to activate boost control signal 508.” | 对比文件提到了利用虚设/复制电路或传感器电路来确定何时激活升压控制信号（boost control signal 508）。虽然未明确描述一个完整的“写入检测电路”及其确证“升压跟踪信号”的具体逻辑，但“确定何时激活升压控制信号”这一功能目的，与目标专利中“响应于模型化写入操作完成而确证升压跟踪信号”是相同的。既然对比文件已公开使用虚设电路来确定延迟（隐含公开特征E），那么本领域技术人员为了实现“在模型化写入完成时产生一个控制信号”这一功能，设计一个相应的检测电路是显而易见的推理。因此，该特征被隐含公开。 |
| **技术特征G：其进一步包括：字线，被配置成针对所述存取晶体管中的每一个而驱动栅极**<br>《直接公开》 | 第[0054]段：“Word line signal 408 controls devices 405 and 406 which are coupled to bit line 409 and complement bit line 410, respectively.” | 对比文件明确公开了字线信号408，用于控制耦合到位线409和补充位线410的存取晶体管（405和406）的栅极。这与目标专利特征G完全相同。因此，该特征被直接公开。 |
| **技术特征H：一对虚设位线，被配置成电模型化一对位线**<br>《隐含公开》 | 结合特征E的引用（第[0070]段）及推理。 | 既然对比文件隐含公开了使用虚设/复制电路（可包含虚设存储单元）来模型化写入操作，那么为这些虚设电路提供用于传输数据的位线，即“虚设位线”，以模拟实际位线的电气特性，是本领域技术人员必然会采用的配套技术手段。因此，该特征被隐含公开。 |
| **技术特征I：以及虚设字线，被配置成电模型化所述存储器字线的字线出现时间，其中所述多个虚设存储器单元包含一对虚设存取晶体管，所述存取晶体管被配置成使其栅极由所述虚设字线驱动以耦合到所述虚设存储器单元从而耦合到所述一对虚设位线。**<br>《隐含公开》 | 结合特征E的引用（第[0070]段）及推理。 | 为了用虚设存储单元准确模型化实际存储单元的写入时序，必须模拟字线开启（出现）的时间。因此，为虚设存储单元提供一条受控的“虚设字线”，以模拟实际字线的时序行为（包括解码延迟、驱动能力等），是本领域模拟电路设计的常规方法。虚设存储单元自然包含存取晶体管，并由虚设字线驱动。因此，该特征被隐含公开。 |
| **技术特征J：其中所述虚设存储器单元包含一对交叉耦合的反相器，且其中所述交叉耦合的反相器中的一个被配置成驱动虚设存储器单元输出信号**<br>《隐含公开》 | 第[0055]段描述了数据存储单元400（一个SRAM单元）包含由器件401-404形成的交叉耦合反相器对，节点412和413作为输出。 | 对比文件详细描述了作为存储单元的标准SRAM结构，即包含交叉耦合的反相器。既然隐含公开了使用虚设存储单元，那么本领域技术人员自然会采用与实际存储单元相同的电路结构（即交叉耦合反相器）来构建虚设单元，以确保模型准确性。其中一个输出节点（如Q或QB）即可作为“虚设存储器单元输出信号”。因此，该特征被隐含公开。 |
| **技术特征K：并且其中写入检测信号被配置成响应于所述虚设存储器单元输出信号的二进制转变而确证所述升压跟踪信号。**<br>《隐含公开》 | 结合特征F和特征J的推理。 | 既然虚设存储单元采用SRAM结构（隐含公开J），其写入操作成功的标志就是存储节点发生电平翻转（二进制转变）。而写入检测电路的功能是响应模型化写入完成（隐含公开F）。那么，检测虚设存储单元输出信号的二进制转变，自然成为判断写入操作完成的最直接、最可靠的方式。本领域技术人员容易推理出这一具体实现方式。因此，该特征被隐含公开。 |
| **技术特征L：其中所述写入检测电路包含被配置成输出所述虚设存储器单元输出信号的延迟版本和补充虚设存储器单元输出信号的延迟版本的反相器的串联链。**<br>《隐含公开》 | 对比文件未明确描述此具体电路结构。 | 虽然对比文件未具体公开由反相器串联链构成的延迟路径，但在数字电路设计中，使用一系列反相器来产生信号延迟是极为常见的基础技术手段。为了实现特征K中“响应于二进制转变”并可能产生一定脉宽的控制信号（如升压跟踪信号），在检测电路中引入反相器链来处理和延迟信号，对本领域技术人员而言是显而易见的选项。因此，该特征被隐含公开。 |
| **技术特征M：其中所述写入检测电路包含被配置成响应于所述虚设存储器单元输出信号的确证而接通的第一反相器和被配置成响应于补充虚设存储器输出信号的确证而断开的第二反相器。**<br>《未公开》 | 对比文件中未描述具有此特定配置和功能的两个反相器。 | 该特征描述了目标专利图2中反相器201和205的特定连接与控制逻辑（一个由Q信号供电，一个由QB信号供电），这是一个具体的电路实现细节。对比文件完全没有提及任何类似的电路结构。本领域技术人员仅从对比文件公开的“使用虚设电路确定延迟”这一上位概念，无法唯一地、合理地推断出这一具体的电路实施方案。因此，该特征既未被直接公开，也未被隐含公开。 |
| **技术特征N：其中所述写入检测电路包含被配置成锁存所述升压跟踪信号的锁存器。**<br>《未公开》 | 对比文件中未描述锁存升压跟踪信号的电路。 | 对比文件未提及对升压控制信号（或类似跟踪信号）进行锁存。目标专利引入锁存器是为了在检测脉冲过后维持升压跟踪信号的状态。这是一个特定的设计选择，对比文件的内容没有提供任何关于需要或如何锁存此类信号的启示。因此，该特征未被公开。 |
| **技术特征O：其中所述写入检测电路被配置成响应于字线复位信号的确证而将所述升压跟踪信号充电到电源电压。**<br>《未公开》 | 对比文件中未提及“字线复位信号”及其对升压跟踪信号的充电控制。 | 该特征涉及目标专利中写入检测电路200的初始化或复位机制，依赖于一个特定的“字线复位信号”。对比文件没有公开任何类似的信号或相应的充电控制逻辑。因此，该特征未被公开。 |
| **技术特征P：其中所述锁存器包含具有耦合到开关的锁存器接地端子的反相器，所述开关被配置成响应于字线复位信号的确证而将所述锁存器接地端子耦合到接地。**<br>《未公开》 | 对比文件中未描述此具体锁存器结构。 | 这是对目标专利中锁存器（由反相器210、215构成）具体实现方式的进一步限定，涉及通过开关控制锁存器接地。对比文件完全没有相关描述。因此，该特征未被公开。 |
| **技术特征Q：其中所述升压跟踪信号为低态有效信号，且其中写入检测信号被配置成在其确证期间使所述升压跟踪信号接地。**<br>《未公开》 | 对比文件中未定义“升压跟踪信号”及其有效极性。对比文件的升压控制信号（boost）是高电平有效（见波形602）。 | 该特征限定了升压跟踪信号为低电平有效及其确证方式。对比文件中既无“升压跟踪信号”，其相关的“升压控制信号”有效极性也不同。因此，该特征未被公开。 |
| **技术特征R：其包括：在对通过一对位线存取的存储器单元的写入操作期间，将所述位线中的放电位线耦合到充电电容器的第一端子，同时所述充电电容器的第二端子耦合到接地以开始所述放电位线的负位线升压操作**<br>《直接公开》 | 第[0081]-[0082]段：“Common node 716 may then be initialized to a pre-determined voltage level (block 802)... With pull-down device 707 activated, common node 716 is discharged to ground.” 第[0085]段：“The transition to a low logic level on either of nodes 715 or 718 may then couple common node 716 below ground potential (a negative boost)...” 结合图7，公共节点716通过下拉器件707接地，并且耦合到电容器(708/717)。在写入操作中，通过控制使节点715或718变低，电容器耦合导致公共节点716电压低于地，产生负升压。公共节点716通过器件703/704连接到列数据输出711/712，进而连接到被选中的位线。 | 对比文件公开的方法包括：在写入操作中，先将公共节点（相当于充电电容器的一个端子）通过激活的下拉器件接地（初始化）。然后，通过控制电容器的另一端子（节点715/718）的电压跳变，利用电容耦合效应，使公共节点电压被拉至地电位以下，从而开始负升压操作。该负升压通过列数据线最终作用于被选中的位线（放电位线）。这与目标专利方法特征R所描述的“将放电位线耦合到充电电容器第一端子，同时电容器第二端子接地以开始负位线升压”在技术实质和作用上相同。因此，该特征被直接公开。 |
| **技术特征S：响应于对所述存储器单元的所述写入操作的起始，确定对至少一个虚设存储器单元的写入操作何时完成**<br>《隐含公开》 | 第[0070]段：“Self-timed circuits utilizing dummy or replica circuits may be employed, in other embodiments, to determine the necessary delay.” | 对比文件提到可以使用虚设或复制电路来确定“必要的延迟”。在写入操作中，这个“必要的延迟”可以理解为完成写入所需的时间。虽然未明确表述为“响应于写入操作起始，确定虚设单元写入完成”，但使用虚设电路来确定写入时序的本质就是模拟实际写入过程并监测其完成点。本领域技术人员能够合理推断出，为了确定实际写入操作的时间，会启动一个与之并行的、在虚设电路上进行的模型化写入操作，并确定其完成时刻。因此，该特征被隐含公开。 |
| **技术特征T：以及响应于对所述至少一个虚设存储器单元的所述写入操作完成的所述确定而使所述第二端子浮置以终止所述负位线升压操作，其中所述确定所述写入操作何时完成使用并联耦合于一对虚设位线之间的多个虚设存储器单元。**<br>《隐含公开》 | 结合特征D、E、F、S的推理。 | 该特征是方法权利要求中与装置权利要求特征D、E、F对应的步骤。基于之前的分析：1）对比文件隐含公开了使用多个并联的虚设存储单元来确定写入完成时间（特征E、S）；2）对比文件隐含公开了响应于（模型化）写入操作完成而确证一个控制信号（特征F）。虽然对比文件没有公开通过“使电容器第二端子浮置”来终止升压的具体手段（特征D未被公开），但“响应于一个确定完成的信号来终止负升压”这一整体方法步骤的概念已被隐含公开。其中“使用并联耦合于一对虚设位线之间的多个虚设存储器单元”进行确定的部分，也已被隐含公开（特征E）。因此，从宽松的隐含公开判断标准出发，可以认为该特征的整体构思（响应于基于虚设单元完成的确定来终止升压）被对比文件隐含公开。 |
| **技术特征U：其中使所述电容器的所述第二端子浮置包括对于耦合到所述电容器的所述第二端子的反相器而使接地端子与接地分离。**<br>《未公开》 | 对比文件中未公开通过使反相器的接地端子浮置来终止升压的机制。 | 这是终止负升压的一个非常具体的技术手段。对比文件中控制升压终止的方式不同，例如通过将升压控制信号（boost）置低，重新接通下拉器件707将公共节点拉回地电位（第[0086]段），而不是使某个节点浮置。因此，该具体实施方式未被公开。 |
| **技术特征V：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含使用虚设字线模型化字线出现周期。**<br>《隐含公开》 | 结合特征I的推理。 | 如特征I所述，使用虚设字线来模型化实际字线的时序（包括出现时间）是本领域模拟电路设计的常规技术手段。因此，在“确定写入操作何时完成”的方法步骤中包含这一做法，可以被认为隐含公开。 |
| **技术特征W：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含加载所述一对虚设位线以匹配所述一对位线的电容负载。**<br>《未公开》 | 对比文件中未提及对虚设位线进行特定电容负载匹配的内容。 | 虽然为了精确模拟，本领域技术人员可能考虑负载匹配，但对比文件的文本内容完全没有提及或暗示这一点。这属于未被公开的特定设计细节。 |
| **技术特征X：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包括检测来自至少一个虚设存储器单元的虚设存储器输出信号的二进制转变。**<br>《隐含公开》 | 结合特征K的推理。 | 如特征K所述，检测虚设存储单元输出信号的二进制转变作为写入完成的标志，是本领域技术人员容易推理出的具体实现方式。因此，在方法步骤中包含这一做法，可以被认为隐含公开。 |
<<<A>>><<<B>>><<<