对比文件名称：2008-01-03_发明申请_US20080005646A1 Reliability, availability, and serviceability in a memory device
目标专利名称：在跨存储器链路传送纠正数据时保护ECC位置 CN108351820B
本次调用的模型名称：gpt-4-turbo
特征比对表格：
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：在掩码写操作期间将链路纠错码ECC奇偶校验位嵌入在未使用的数据掩码位和/或掩码写数据中<br>**《未公开》** | 对比文件第[0032]段：“We 504 transfers the error check bits (e.g., ECC bits 510, shown in UIs 12-15) that cover the associated data bits. In some embodiments, the error check bits (e.g., ECC bits) are transferred to memory device 130 using partial write mask encoding. That is, We 504 may have the same command encoding as a partial write mask frame (Wm) except that the mask bits are replaced by error check bits (e.g., ECC bits 510, shown in unit intervals 12-15).” | 对比文件描述了在写操作期间，使用“部分写掩码（partial write mask）”帧的编码来传输ECC位（即用ECC位替换了掩码位）。然而，根据目标专利说明书（例如第[0035]段），其“链路ECC奇偶校验位”用于在存储器链路上的传输期间保护写数据对抗链路错误。对比文件中传输的ECC位（由主机计算并存储）用于覆盖存储阵列内的数据错误（软错误），而非专门用于检测/纠正数据总线上的传输错误（链路错误）。此外，对比文件描述的是常规写操作（带有ECC写帧的写序列），并未提及“掩码写操作（mask write operation）”，也未提及将ECC位嵌入到“未使用的数据掩码位”或“掩码写数据”中。因此，该技术特征未被直接公开。从对比文件中也无法推理出在“掩码写操作”这一特定场景下，将用于“链路错误”保护的ECC位嵌入到所述位置，故也未隐含公开。 |
| 技术特征B：以及通过在所述掩码写操作期间将所述未使用的数据掩码位或所述掩码写数据标识为所述链路纠错码ECC奇偶校验位的位置<br>**《未公开》** | 对比文件第[0032]段：“the error check bits (e.g., ECC bits) are transferred to memory device 130 using partial write mask encoding.” | 对比文件仅提及使用“部分写掩码编码”来传输ECC位，这暗示了ECC位在传输帧中占据了原本用于掩码位的位置。然而，这并未涉及“掩码写操作”这一特定命令模式。更重要的是，对比文件并未描述在掩码写操作期间，需要动态地“标识”某个特定数据掩码位或掩码写数据字节作为ECC奇偶校验位的位置。目标专利中此特征的核心在于“标识”这一动作，以确保接收方知道ECC位位于何处，而对比文件没有公开这一过程。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征C：，在所述掩码写操作期间保护至少所述未使用的数据掩码位或所述掩码写数据中的所述链路纠错码ECC奇偶校验位的位置对抗链路错误。<br>**《未公开》** | 对比文件第[0036]段：“error correction logic 607 includes logic to improve the RAS of memory device 600. ... The portion of the read data frame that would have been used to convey ECC bits may then be used to convey CRC bits. Thus, data bits 603 may be covered for both soft errors and link errors without conveying ECC bits in the read data frame.” | 对比文件公开了在读操作中，通过在读数据帧中传送CRC位来为数据提供链路错误保护，而存储的ECC位用于覆盖软错误。但这描述的是“读操作”中的链路保护机制。本技术特征要求的是在“掩码写操作”期间，保护“ECC奇偶校验位的位置”本身免受链路错误影响。对比文件完全没有提及在写操作（尤其是掩码写操作）中需要对“ECC位的位置信息”进行额外的保护。因此，该技术特征未被直接公开。对比文件也未提供任何基础让本领域技术人员推理出在掩码写时需要保护ECC位置信息，故也未隐含公开。 |
| 技术特征D：其中，保护至少所述链路纠错码ECC奇偶校验位的位置包括：在所述掩码写操作期间传送数据掩码ECC奇偶校验位以保护至少第一经断言的数据掩码位，所述第一经断言的数据掩码位标识被嵌入在对应的掩码写数据字节中的所述链路纠错码ECC奇偶校验位。<br>**《未公开》** | 无相应内容。 | 对比文件全文未提及“数据掩码ECC奇偶校验位”这一概念，也未提及在掩码写操作期间传送额外的奇偶校验位来保护用于标识ECC位置的数据掩码位。目标专利此特征是一种专门设计的位置保护方案，对比文件中不存在类似机制。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征E：进一步包括在所述掩码写操作期间传送所述链路纠错码ECC奇偶校验位在预定突发长度的写数据内的ECC位置码。<br>**《未公开》** | 无相应内容。 | 对比文件未提及“ECC位置码”的概念。在对比文件的写序列中（图5A，5B），ECC位在专用帧（We 504）中传输，其位置是固定和已知的（例如在UI 12-15），不需要额外的位置码来指示。这与目标专利中由于掩码写导致ECC位位置可变，从而需要传送位置码的情况完全不同。因此，该技术特征未被公开。 |
| 技术特征F：进一步包括在所述掩码写操作期间在命令/地址总线上传送所述数据掩码ECC奇偶校验位以及所述链路纠错码ECC奇偶校验位的所述ECC位置码。<br>**《未公开》** | 无相应内容。 | 对比文件未提及在命令/地址总线上传送用于保护数据掩码位或指示ECC位置的额外信息。其地址位g1（第[0034]段）用于指示分体PWB实现，与保护ECC位置或传输位置码无关。因此，该技术特征未被公开。 |
| 技术特征G：其中，在所述掩码写操作期间嵌入包括：确定预定突发长度的写数据是否包括第一经断言的数据掩码位<br>**《未公开》** | 对比文件第[0023]段：“Partial write mask 136 provides a write mask for data that is written to the memory core.” 以及第[0032]段提及“partial write mask encoding”。 | 对比文件提到了“部分写掩码（partial write mask）”的概念，用于在写数据时屏蔽部分数据。然而，对比文件并未描述一个需要“确定”写数据中是否包含“第一经断言的数据掩码位”的决策流程，尤其未将其与“掩码写操作”以及“嵌入链路ECC位”的决策关联起来。目标专利此特征是嵌入链路ECC位流程的第一步，对比文件中不存在对应的流程描述。因此，该技术特征未被直接公开。虽然对比文件使用了写掩码，但无法从中推理出目标专利中这一特定的、用于决定ECC嵌入方式的判断步骤，故也未隐含公开。 |
| 技术特征H：将所述链路纠错码ECC奇偶校验位嵌入在与所述第一经断言的数据掩码位相对应的第一掩码写数据字节中并嵌入在所述第一经断言的数据掩码位内<br>**《未公开》** | 对比文件第[0032]段：“...the mask bits are replaced by error check bits...” | 对比文件描述在ECC写帧（We）中，掩码位被ECC位“替换（replaced）”。这意味着ECC位占据了原本传输掩码信息的位置，而不是像目标专利所描述的，将ECC位“嵌入”到“掩码写数据字节”中（即占用数据位），同时该数据字节还被数据掩码位所标识。这是两种完全不同的技术手段。对比文件没有公开将ECC位放入数据字节中。因此，该技术特征未被直接公开。替换与嵌入是不同概念，无法从对比文件推理出嵌入操作，故也未隐含公开。 |
| 技术特征I：以及否则将所述链路纠错码ECC奇偶校验位嵌入在所述未使用的数据掩码位中。<br>**《未公开》** | 对比文件第[0032]段：“...the mask bits are replaced by error check bits...” | 此描述与特征H引用相同。对比文件中，在ECC写帧里，传输的是ECC位本身，而不是利用“未使用的数据掩码位”来携带ECC位。在对比文件的上下文中，当使用ECC模式时，该帧就是用于传输ECC，不存在“未使用”的掩码位概念。目标专利中“未使用的数据掩码位”特指在正常写操作中不携带掩码信息的DM引脚，对比文件未涉及此场景。因此，该技术特征未被公开。 |
| 技术特征J：其中，保护至少所述链路纠错码ECC奇偶校验位的位置包括：在所述掩码写操作期间传送指示所述链路纠错码ECC奇偶校验位在预定突发长度的写数据内的块位置的差拍位置码。<br>**《未公开》** | 无相应内容。 | 对比文件未提及“差拍位置码（beat position code）”这一概念。其写数据序列有固定的时序结构（如UI 0-8, 9-17），但ECC位在帧内的位置是预设且固定的，不需要动态指示。因此，该技术特征未被公开。 |
| 技术特征K：进一步包括传送指示所述链路纠错码ECC奇偶校验位是被嵌入在所述预定突发长度的写数据的数据部分还是所述数据掩码部分中的块位置码。<br>**《未公开》** | 无相应内容。 | 对比文件未提及“块位置码（block position code）”或需要指示ECC位是位于数据部分还是数据掩码部分。其ECC位传输方式单一（在We帧中替换掩码位），不存在这种选择。因此，该技术特征未被公开。 |
| 技术特征L：进一步包括在所述掩码写操作期间在命令/地址总线上传送所述差拍位置码和所述块位置码。<br>**《未公开》** | 无相应内容。 | 如特征J、K所述，对比文件不存在“差拍位置码”和“块位置码”，自然也没有在命令/地址总线上传送它们。因此，该技术特征未被公开。 |
| 技术特征M：进一步包括接收用于读操作期间对读数据的捕捉的定时信息。<br>**《隐含公开》** | 对比文件第[0034]段：“In some embodiments, address bit g1 (512) is provided with We 504 to enable loading of split PWB implementations. ... Address bit g1 may be provided with the write CASs to indicate that one of the split banks is used for data storage and the other for ECC bit storage.” | 对比文件公开了在写操作（We帧）中，可以伴随传输地址位g1，该g1位用于实现特定的存储库加载，指示分体存储库的用途。虽然g1位的具体用途与“读操作期间的定时信息”不同，但它展示了在数据传输帧（或相关联的命令/地址信息）中，可以携带额外的控制或指示信息。本领域技术人员可以理解，为了优化接口时序，在读操作期间接收用于数据捕捉的定时信息（如调整采样点的训练信息或时序校准信息）是一种常见技术需求。基于对比文件公开的“在数据传输时附带传输额外控制位（如g1）”这一原理，本领域技术人员有可能通过推理，认为在读操作时也可以接收类似的额外信息，其中包括用于数据捕捉的定时信息。这是一种相对宽松的隐含公开判断。 |
| 技术特征N：其中，进一步包括将所述低功率存储器子系统集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、固定位置数据单元、服务器计算系统、和/或车辆控制系统中。<br>**《直接公开》** | 对比文件第[0056]段：“Example systems represented by FIGS. 9 and 10 include desktop computers, laptop computers, servers, cellular phones, personal digital assistants, digital home systems, and the like.” | 对比文件明确列举了其存储器系统可以集成到的设备示例，包括“服务器（servers）”、“蜂窝电话（cellular phones）”（即移动电话）、“个人数字助理”（属于手持式个人通信系统(PCS)单元或便携式数据单元）、“台式计算机、笔记本电脑”（属于计算机）以及“数字家庭系统”（可涵盖机顶盒、娱乐单元等）。这些设备列表与目标专利权利要求N中列举的设备类型存在大量重叠。虽然目标专利的列表更详细，但对比文件公开的类别已实质覆盖了目标专利的核心应用场景（如计算机、手机、服务器）。因此，本领域技术人员能够毫无疑义地从对比文件得出可将所述存储器系统集成到此类设备中的技术方案。 |
<<<n>>>