对比文件名称：2014-10-23_发明申请_US20140317470A1 MEMORY DEVICES THAT PERFORM MASKED WRITE OPERATIONS AND METHODS OF OPERATING THE SAME
目标专利名称：138在跨存储器链路传送纠正数据时保护ECC位置CN108351820B
本次调用的模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：在掩码写操作期间将链路纠错码ECC奇偶校验位嵌入在未使用的数据掩码位和/或掩码写数据中《未公开》 | 无对应引用。对比文件全文未提及“链路ECC奇偶校验位”、“链路纠错码”或其在未使用DM位或掩码写数据中嵌入。 | **未直接公开**：对比文件公开了在掩码写操作期间生成和使用奇偶校验位（例如，[0005], [0088], [0102]），但这些奇偶校验位是用于保护存储器单元阵列内部数据的**存储器ECC**奇偶校验位，而非目标专利中用于在数据总线上传输期间保护数据免于链路错误的**链路ECC**奇偶校验位。目标专利的链路ECC由主机SoC的存储器控制器生成（见图1，[0040]-[0041]），并在主机与存储器器件之间的链路上传输。对比文件的ECC由存储器器件内部的ECC引擎单元生成和处理（[0088], [0102]），作用仅限于纠正存储器阵列内的错误，不涉及对传输链路错误的保护。<br>**未隐含公开**：对比文件描述的ECC操作是存储器器件内部读写操作的一部分，不涉及在数据掩码(DM)引脚或数据字节上传输额外的、用于链路保护的ECC奇偶校验位。本领域技术人员无法从对比文件中推理出将专门用于链路保护的ECC位嵌入到未使用的DM位或掩码写数据中的技术方案。 |
| **技术特征B**：以及通过在所述掩码写操作期间将所述未使用的数据掩码位或所述掩码写数据标识为所述链路纠错码ECC奇偶校验位的位置《未公开》 | 无对应引用。对比文件未提及将数据掩码位或掩码写数据标识为链路ECC奇偶校验位的位置。 | **未直接公开**：对比文件提及数据掩码信号DM用于标识哪些数据字节被掩码（例如，[0150]-[0151]），但未提及将其用于标识链路ECC奇偶校验位的位置。数据掩码信号的作用是控制写入操作，而非标记ECC数据的位置。<br>**未隐含公开**：由于对比文件根本没有公开“链路ECC奇偶校验位”的概念，因此更不可能隐含公开标识其位置的技术手段。本领域技术人员无法从对比文件关于数据掩码功能的描述中，合理推断出利用数据掩码位或数据本身来标识链路ECC位的位置。 |
| **技术特征C**：，在所述掩码写操作期间保护至少所述未使用的数据掩码位或所述掩码写数据中的所述链路纠错码ECC奇偶校验位的位置对抗链路错误。《未公开》 | 无对应引用。对比文件未提及保护ECC奇偶校验位位置免受链路错误影响。 | **未直接公开**：对比文件未涉及对传输链路上的错误进行保护，尤其是对标识ECC位置的信息（如DM位）的保护。其ECC机制仅针对从存储器阵列读取的数据进行纠错（[0086], [0101]）。<br>**未隐含公开**：保护链路ECC位置免受链路错误影响是目标专利为解决特定问题（DM位出错导致ECC位置误判）而提出的方案（见[0060]-[0061]）。对比文件未提出此问题，也未描述任何保护DM位或数据字节位置信息免受传输错误影响的机制。本领域技术人员无法从对比文件隐含得出此方案。 |
| **技术特征D**：其中，保护至少所述链路纠错码ECC奇偶校验位的位置包括：在所述掩码写操作期间传送数据掩码ECC奇偶校验位以保护至少第一经断言的数据掩码位，所述第一经断言的数据掩码位标识被嵌入在对应的掩码写数据字节中的所述链路纠错码ECC奇偶校验位。《未公开》 | 无对应引用。对比文件未提及在掩码写操作期间传送额外的数据掩码ECC奇偶校验位来保护DM位。 | **未直接公开**：对比文件未描述在命令/地址总线或数据总线上传送专门用于保护数据掩码(DM)位的ECC奇偶校验位。其ECC仅用于保护存储的数据本身。<br>**未隐含公开**：传送DM ECC奇偶校验位以保护标识ECC位置的DM位，是目标专利中“保护ECC位置”的一种具体实施方式（见图6A、6B及对应描述[0063]-[0069]）。对比文件完全没有涉及对DM引脚上的信息进行ECC保护的概念。本领域技术人员无法从对比文件隐含推理出此方案。 |
| **技术特征E**：进一步包括在所述掩码写操作期间传送所述链路纠错码ECC奇偶校验位在预定突发长度的写数据内的ECC位置码。《未公开》 | 无对应引用。对比文件未提及传送ECC位置码。 | **未直接公开**：对比文件未描述在掩码写操作期间，从主机向存储器器件传送指示ECC奇偶校验位在数据突发中位置的“ECC位置码”或“象限位置码”。<br>**未隐含公开**：传送ECC位置码是目标专利中为了告知存储器器件链路ECC位被嵌入在哪个象限（或块）而采用的手段（[0065], [0069]）。对比文件的掩码写操作流程固定，不涉及需要动态通知ECC位置的情况。因此，无法隐含公开此特征。 |
| **技术特征F**：进一步包括在所述掩码写操作期间在命令/地址总线上传送所述数据掩码ECC奇偶校验位以及所述链路纠错码ECC奇偶校验位的所述ECC位置码。《未公开》 | 无对应引用。对比文件未提及在命令/地址(CA)总线上传送DM ECC或ECC位置码。 | **未直接公开**：对比文件描述了通过CA总线接收命令和地址（[0093]），但未提及利用CA总线来传送用于保护DM位或指示ECC位置的附加信息。<br>**未隐含公开**：在CA总线上传送保护信息是目标专利扩展掩码写命令以包含额外位的一种实现方式（[0065], [0073]）。对比文件中的CA总线仅用于常规的命令和地址传输，未暗示其可被扩展用于携带此类保护或位置信息。 |
| **技术特征G**：其中，在所述掩码写操作期间嵌入包括：确定预定突发长度的写数据是否包括第一经断言的数据掩码位《未公开》 | 对比文件提及数据掩码信号DM用于标识要掩码的数据字节。例如，[0150]：“A data mask signal DM having a logic high level (i.e., ‘1’) may be input so as to mask data that corresponds to a second burst length BL=1 from among the plurality of pieces of write data.” | **未直接公开**：对比文件确实公开了在掩码写操作期间存在经断言（逻辑高）的数据掩码位（DM），用于标识哪些数据被掩码。这属于“确定...是否包括第一经断言的数据掩码位”所涵盖的现有技术场景。<br>**隐含公开判断**：确定是否存在被断言的数据掩码位是执行任何掩码写操作的基本前提。对比文件明确描述了接收数据掩码信号DM并基于其进行数据掩码（[0150]-[0151]），这必然隐含了确定DM位状态的过程。因此，本领域技术人员能够从对比文件合理推断出在掩码写操作中需要确定数据掩码位的状态。**隐含公开**。 |
| **技术特征H**：将所述链路纠错码ECC奇偶校验位嵌入在与所述第一经断言的数据掩码位相对应的第一掩码写数据字节中并嵌入在所述第一经断言的数据掩码位内《未公开》 | 无对应引用。对比文件未提及将任何ECC奇偶校验位嵌入到掩码写数据字节或数据掩码位本身中。 | **未直接公开**：对比文件未描述将ECC奇偶校验位“嵌入”到被掩码的数据字节中。在对比文件的掩码写操作中，被掩码的数据字节不被写入，其原有数据从阵列中读取并与新数据结合生成新的奇偶校验位（[0088]）。<br>**未隐含公开**：将链路ECC位嵌入到被掩码的数据字节中，是利用了该字节原本不被写入的特性来携带额外信息（见图3A, [0054]）。这是目标专利特定的技术手段。对比文件中的掩码写数据字节是待处理的有效载荷的一部分，并非用于承载链路保护信息。无法从对比文件推理出此方案。 |
| **技术特征I**：以及否则将所述链路纠错码ECC奇偶校验位嵌入在所述未使用的数据掩码位中。《未公开》 | 无对应引用。对比文件未提及在未使用的数据掩码位中嵌入ECC奇偶校验位。 | **未直接公开**：对比文件未提及在正常写操作或掩码写操作中，将未使用的DM位用于传输ECC奇偶校验位。<br>**未隐含公开**：利用未使用的DM位传输ECC是目标专利在正常写操作中的一种方案（图2B, [0050]），以及在部分掩码写场景下的选项（图3B, 3C, [0055]-[0057]）。对比文件中的DM信号功能单一，仅用于数据掩码，未揭示其可用于传输其他控制或校验信息。因此，无法隐含公开。 |
| **技术特征J**：其中，保护至少所述链路纠错码ECC奇偶校验位的位置包括：在所述掩码写操作期间传送指示所述链路纠错码ECC奇偶校验位在预定突发长度的写数据内的块位置的差拍位置码。《未公开》 | 无对应引用。对比文件未提及传送“差拍位置码”。 | **未直接公开**：对比文件未描述传送指示ECC位在数据流中具体差拍（beat）位置的码。<br>**未隐含公开**：差拍位置码是目标专利中另一种更精细的ECC位置指示方案（见图7A及[0071]-[0073]）。对比文件的整个操作流程不涉及需要动态指定ECC在数据突发内精确位置的需求。因此，无法隐含公开。 |
| **技术特征K**：进一步包括传送指示所述链路纠错码ECC奇偶校验位是被嵌入在所述预定突发长度的写数据的数据部分还是所述数据掩码部分中的块位置码。《未公开》 | 无对应引用。对比文件未提及传送指示ECC嵌入在数据还是DM部分的“块位置码”。 | **未直接公开**：对比文件未涉及此特征。<br>**未隐含公开**：块位置码（如DM=‘1’或ECC=‘0’）是目标专利中用于区分ECC位是嵌入在数据字节还是DM位中的标识信息（[0073]）。由于对比文件根本没有公开将ECC嵌入到数据或DM中的概念，因此自然不可能隐含公开用于区分这两种嵌入方式的标识码。 |
| **技术特征L**：进一步包括在所述掩码写操作期间在命令/地址总线上传送所述差拍位置码和所述块位置码。《未公开》 | 无对应引用。对比文件未提及在CA总线上传送差拍位置码和块位置码。 | **未直接公开**：对比文件未涉及此特征。<br>**未隐含公开**：同特征F和J、K的论述，由于对比文件未公开差拍位置码和块位置码的概念，因此也不可能公开在CA总线上传送它们。 |
| **技术特征M**：进一步包括接收用于读操作期间对读数据的捕捉的定时信息。《未公开》 | 对比文件提及读等待时间(RL)的概念。例如，[0135]：“A read latency RL of the memory device 200 means a clock cycle delay between the read command READ and a first bit of the plurality of pieces of valid output data”。图4、8等时序图示出了RL。 | **未直接公开**：对比文件公开了读等待时间(RL)，这是存储器操作中用于确定读数据何时开始输出的基本定时参数。目标专利中的“定时信息”可能包括此类参数，用于在读操作期间改善对读数据的捕捉（[0052]）。<br>**隐含公开判断**：接收并利用读等待时间(RL)等定时信息来正确捕捉读数据，是本领域技术人员在执行读操作时的常规和必要步骤。对比文件明确描述了RL的定义并在时序图中展示了其应用，这隐含了存储器器件或控制器需要接收和/或使用此类定时信息以同步数据捕捉。因此，可以认为对比文件隐含公开了接收用于读数据捕捉的定时信息这一基本技术特征。**隐含公开**。 |
| **技术特征N**：其中，进一步包括将所述低功率存储器子系统集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、固定位置数据单元、服务器计算系统、和/或车辆控制系统中。《未公开》 | 对比文件在多个实施例中提及将所述存储器器件或DRAM集成到各种系统中。例如：[0256]描述集成到服务器系统；[0262]描述集成到无线通信系统、移动电话、便携式计算机等；[0399]描述集成到PDA、便携式计算机、手机等。 | **未直接公开**：对比文件没有明确列出完全相同的设备清单，但公开了将所述执行掩码写操作的存储器器件集成到多种电子设备中，包括服务器、计算机系统、移动设备等。<br>**隐含公开判断**：将存储器器件或子系统集成到诸如移动电话、计算机、服务器等电子设备中，是本领域极其常规和公知的应用场景。对比文件[0256], [0262], [0399]等部分已经明确教导了其存储器器件可用于服务器、计算机系统、移动电话等。虽然列举的设备名称不完全一致，但本领域技术人员能够毫无疑义地理解，对比文件公开的存储器器件可以应用于目标专利所列的同类或类似电子设备中。因此，可以认为该集成特征被对比文件隐含公开。**隐含公开**。 |
### 结论
根据以上比对分析，对比文件US20140317470A1主要公开了一种在存储器器件内部执行掩码写操作并进行ECC错误检测和纠正的方法及装置。其ECC用于保护存储器阵列内部数据，不涉及在主机与存储器器件之间的数据链路上传输用于保护链路错误的“链路ECC奇偶校验位”，也不涉及保护该链路ECC位位置免受链路错误影响的技术方案。
目标专利的核心发明点在于：1) 在掩码写操作期间，将用于保护链路传输错误的**链路ECC奇偶校验位**嵌入在未使用的数据掩码位或掩码写数据中；2) 通过多种方式（如传送DM ECC、ECC位置码、差拍位置码等）**保护该链路ECC位的位置信息**，防止因DM位错误导致ECC位置误判。
对比文件完全没有公开“链路ECC”的概念及其传输与位置保护机制。因此，对比文件未直接公开目标专利权利要求中的技术特征A、B、C、D、E、F、H、I、J、K、L。
对于技术特征G（确定是否存在经断言的数据掩码位）、M（接收读操作定时信息）和N（集成到各类系统），对比文件以隐含公开的方式公开了这些本领域常规或必要的技术特征。
<<<g>>><<<m>>><<<n>>>